オフセットゲートMOSトランジスタ

発明者：
出願人/特許権者：
代理人 (1件)：清水守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-312820
公開番号（公開出願番号）：特開平8-172185
出願日： 1994年12月16日
公開日（公表日）： 1996年07月02日
要約：

【要約】 (修正有)【目的】高濃度チャンネルストッパー層による素子面積の増大を防ぐ。【構成】 N型半導体基板21上に対向する一対のP型ソース・ドレイン拡散層26と、このソース・ドレイン拡散層26のP型のソース・ドレイン拡散層26より低濃度のオフセット拡散層22と、このオフセット拡散層22から一定距離離間して周囲を囲うN型チャンネルストッパー拡散層28と、オフセット拡散層22に挟まれたゲート酸化膜24とゲート電極25からなるゲート領域と、ソース・ドレイン拡散層26とチャンネルストッパー拡散層28及びゲート領域を除くゲート酸化膜24より厚い第2の酸化膜23を有するオフセット拡散層22とチャンネルストッパー拡散層28の対向部分のオフセット拡散層22に接した領域にゲート酸化膜24とゲート電極25からなるゲート領域を有し、かつ、ゲート酸化膜24より厚い第2の酸化膜23をオフセット拡散層22に設ける。

請求項（抜粋）：

(a)第1導電型の半導体基板上に対向する一対の第2導電型のソース・ドレイン拡散層と、(b)該ソース・ドレイン拡散層の周囲の第2導電型のソース・ドレイン拡散層より低濃度のオフセット拡散層と、(c)該オフセット拡散層から一定距離離間してその周囲を囲う第1導電型のチャンネルストッパー拡散層と、(d)対向するオフセット拡散層に挟まれたゲート絶縁膜とゲート電極からなるゲート領域と、(e)前記ソース・ドレイン拡散層と前記チャンネルストッパー拡散層及び前記ゲート領域を除く領域のゲート絶縁膜より厚い第2の絶縁膜を有するオフセット拡散層と前記チャンネルストッパー拡散層の対向部分のオフセット拡散層に接した領域全てにゲート酸化膜とゲート電極からなるゲート領域を有し、かつ、前記ゲート絶縁膜より厚い第2の絶縁膜を前記オフセット拡散層部分全てに有することを特徴とするオフセットゲートMOSトランジスタ。

FI (2件)：

H01L 29/78 301 G , H01L 29/78 301 X

引用特許：

出願人引用 (6件)

特開昭60-225468
特開平3-239368
特開平3-101269

全件表示

審査官引用 (5件)

特開昭60-225468
特開平3-239368
特開平3-101269

全件表示

前のページに戻る