特許

J-GLOBAL ID：200903077554639249

コンパレータのヒステリシス生成システム

発明者： 本間 謙徳
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 浅野 雄一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平11-207557
公開番号（公開出願番号）：特開2001-036391
出願日： 1999年07月22日
公開日（公表日）： 2001年02月09日
要約：

【要約】【課題】 しきい値のヒステリシス幅が小さくでき、入力信号レベルに依存せずに確実にヒステリシス動作を可能にし、高速動作を可能とする。【解決手段】 コンパレータのしきい値のヒステリシスを生成するコンパレータのヒステリシス生成システムに、入力信号を増幅し、増幅された入力信号の電流とヒステリシス幅に対応する電流とを加算し、加算された電流による電圧降下で形成される論理信号を出力する電流加算回路1と、電流加算回路により出力される論理信号に基づいてコンパレータの出力信号を形成し、出力信号の振幅を分圧し、分圧した出力信号を電流加算回路にフィードバックして、ヒステリシス幅に対応する電流を形成するためのヒステリシス生成回路2とを備える。

請求項（抜粋）：

コンパレータのしきい値のヒステリシスを生成するコンパレータのヒステリシス生成システムにおいて、入力信号を増幅し、増幅された前記入力信号の電流とヒステリシス幅に対応する電流とを加算し、加算された電流による電圧降下で形成される論理信号を出力する電流加算回路と、前記電流加算回路により出力される前記論理信号に基づいて前記コンパレータの出力信号を形成し、前記出力信号の振幅を分圧し、分圧した信号を前記電流加算回路にフィードバックして、前記ヒステリシス幅に対応する電流を形成するためのヒステリシス生成回路とを備えることを特徴とするコンパレータのヒステリシス生成システム。

Fターム (8件)：

5J039DA04 ,  5J039DA13 ,  5J039DB08 ,  5J039DC02 ,  5J039KK16 ,  5J039KK18 ,  5J039KK19 ,  5J039MM03

引用特許：

審査官引用 (1件)

• コンパレータ回路
  公報種別：公開公報   出願番号：特願平4-168925   出願人：株式会社東芝