特許
J-GLOBAL ID：200903077563597770
構成要素をベースに埋め込み接触を形成する方法
発明者：
出願人/特許権者：
代理人 (6件)：
杉村 興作
, 高見 和明
, 徳永 博
, 藤谷 史朗
, 来間 清志
, 冨田 和幸
公報種別：公表公報
出願番号（国際出願番号）：特願2003-565216
公開番号（公開出願番号）：特表2005-517287
出願日： 2003年01月28日
公開日（公表日）： 2005年06月09日
要約：
この刊行物は、電子回路の一部を形成する半導体構成要素又はそのうちの少なくともいくつかが、回路ボードのようなベースにおいて、前記ベースの製造中に埋め込まれる方法を開示する。したがって、ベース構造は、多かれ少なかれ、半導体構造の周囲に製造される。本発明によれば、最初に、少なくとも1つの導電パターンと、半導体構成要素に関するスルーホールとが、ベースにおいて形成される。この後、前記半導体構成要素は、前記導電パターンと整列して前記ホールにおいて配置される。前記半導体構成要素は、前記ベースの構造に取り付けられ、1つ以上の導電パターン層は、前記ベースにおいて、少なくとも1つの導電パターンが前記半導体構成要素の表面の接触領域と電気的接触を形成するように形成される。
請求項（抜粋）：
構成要素をベースに埋め込み、前記構成要素との電気的接触を形成する方法において、
前記ベースとしてベースボードを選択するステップと、
前記ベースボードにおいて導電パターンを形成するステップと、
前記ベースボードにおいてホールを、前記ホールの位置が前記ベースボードにおいて形成された前記導電パターンに関して選択されるように形成するステップと、
前記ホール内に構成要素を、前記構成要素が前記ベースボードにおいて形成された前記導電パターンに関して整列されるように配置するステップと、
前記ベースボードにおいて形成された前記ホール内の前記構成要素を場所において固定するステップと、
前記ベースの少なくとも1つの表面において形成された絶縁層を、前記絶縁層が前記構成要素を覆うように形成するステップと、
前記絶縁層において前記構成要素に関する接触開口を形成するステップと、
導体を、前記接触開口まで、前記絶縁層の上部において、前記構成要素との電気的接触を形成するために形成するステップとを含むことを特徴とする方法。
IPC (3件)：
H01L25/04
, H01L21/56
, H01L25/18
H01L25/04 Z
, H01L21/56 R
5F061AA01
, 5F061BA03
, 5F061CA22
, 5F061FA02
