半導体装置およびその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：深見久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-357529
公開番号（公開出願番号）：特開2003-158178
出願日： 2001年11月22日
公開日（公表日）： 2003年05月30日
要約：

【要約】【課題】リーク電流が抑制される半導体装置とその製造方法を提供する。【解決手段】 P-型シリコン基板1上にN-型エピタキシャル層3が形成されている。N-型エピタキシャル層3を貫通しP-型シリコン基板1の所定の深さにまで達する溝6a、6bが形成されている。溝6a、6bの側壁上に熱酸化膜9a、9bが形成されている。溝6a、6bを埋め込むように埋め込みポリシリコン10a、10bが形成されている。熱酸化膜9a、9bは溝6a、6bの底から開口端にわたり、N-型エピタキシャル層3a〜3cにストレスを与えないようなほぼ一定の膜厚をもって形成されている。

請求項（抜粋）：

主表面を有する第1導電型の半導体基板と、前記半導体基板の前記主表面上に形成された第2導電型層と、前記第2導電型層を貫通して前記半導体基板の領域に達するように形成され、前記第2導電型層を一の素子形成領域と他の素子形成領域とに分離するための溝部と、前記溝部の側壁上に形成された絶縁膜と、前記溝部を埋めるように前記絶縁膜上に形成された埋め込み半導体領域とを備え、前記絶縁膜は、前記溝部の底から開口端にわたり前記第2導電型層にストレスを与えない略同一の膜厚をもって形成された、半導体装置。

IPC (4件)：

H01L 21/76 , H01L 21/28 301 , H01L 21/331 , H01L 29/732

FI (3件)：

H01L 21/28 301 S , H01L 21/76 L , H01L 29/72 P

Fターム (51件)：

4M104BB25 , 4M104CC01 , 4M104DD08 , 4M104DD16 , 4M104DD26 , 4M104FF18 , 4M104FF22 , 4M104GG06 , 4M104HH12 , 4M104HH20 , 5F003AP04 , 5F003BA25 , 5F003BA29 , 5F003BA93 , 5F003BA96 , 5F003BB06 , 5F003BB07 , 5F003BB08 , 5F003BB90 , 5F003BC08 , 5F003BE07 , 5F003BP11 , 5F003BP25 , 5F003BP41 , 5F032AA35 , 5F032AA45 , 5F032AA46 , 5F032AA47 , 5F032AA48 , 5F032AA54 , 5F032AA64 , 5F032AA75 , 5F032AA77 , 5F032AA78 , 5F032AB03 , 5F032AB05 , 5F032AC01 , 5F032BB01 , 5F032CA01 , 5F032CA18 , 5F032DA02 , 5F032DA12 , 5F032DA23 , 5F032DA24 , 5F032DA25 , 5F032DA33 , 5F032DA34 , 5F032DA43 , 5F032DA44 , 5F032DA45 , 5F032DA53

引用特許：

審査官引用 (5件)

特開昭63-175440
特開昭63-025947
特開平1-321653

全件表示

前のページに戻る