特許

J-GLOBAL ID：200903077690280785

半導体集積回路装置

発明者： 橋本 剛 ,  梶谷 一彦 ,  中村 正行 ,  浅野 勇
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平7-257463
公開番号（公開出願番号）：特開平9-102588
出願日： 1995年10月04日
公開日（公表日）： 1997年04月15日
要約：

【要約】【課題】 半導体集積回路装置の集積度が低下する。【解決手段】 ビット対線BLの下層にメモリセル選択用MISFETQを配置し、前記ビット対線BLの上層に情報蓄積用容量素子Cを配置したメモリセルMを有する半導体集積回路装置において、前記ビット対線BLの一方のビット線11と他方のビット線11とを前記ビット対線BLの下層に形成された配線Lを用いて交差させる。また、前記配線Lを、前記メモリセル選択用MISFETQのソース領域及びドレイン領域である一対の半導体領域7と同一工程又は前記メモリセル選択用MISFETQのゲート電極5と同一工程で形成する。

請求項（抜粋）：

ビット対線の下層にメモリセル選択用MISFETを配置し、前記ビット対線の上層に情報蓄積用容量素子を配置したメモリセルを有する半導体集積回路装置において、前記ビット対線の一方のビット線と他方のビット線とを前記ビット対線の下層に形成された配線を用いて交差させたことを特徴とする半導体集積回路装置。

IPC (3件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/768

FI (2件)：

H01L 27/10 681 B ,  H01L 21/90 W

引用特許：

審査官引用 (2件)

• 特開平2-183491
  
• 半導体記憶装置及びその製造方法
  公報種別：公開公報   出願番号：特願平4-324208   出願人：松下電器産業株式会社