特許
J-GLOBAL ID：200903077727186547
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平6-065186
公開番号（公開出願番号）：特開平7-273184
出願日： 1994年04月01日
公開日（公表日）： 1995年10月20日
要約：
【要約】【目的】 ウェル分離によって高集積化が阻害されない半導体装置構成を得る。【構成】 P型の半導体基板1上にN型のシールド層2が形成され、このN型のシールド層2上にP型の孤立ウェル3が形成され、このP型孤立ウェル3の厚さ以上の深さを有する深いトレンチ内に絶縁物の埋め込まれた深いトレンチ型分離領域10bを介して上記P型孤立ウェル3と隣接してP型基板ウェル5が形成されるとともに、これらのP型孤立ウェル3及びP型基板ウェル5の厚み未満の深さを有する浅いトレンチ内に絶縁物が埋め込まれた浅いトレンチ型分離領域10aが上記P型孤立ウェル3及びP型基板ウェル5の素子間に形成されたものである。【効果】 深いトレンチ型分離領域10bによりウェル分離が、浅いトレンチ型分離領域10aにより素子分離が行われる。
請求項（抜粋）：
第1導電型の半導体基板上にトレンチ型ウェル分離領域を介して形成された第1導電型ウェルおよび上記第1導電型ウェルの少なくとも一方の底面全体に形成された第2導電型埋め込み領域を備え、上記トレンチ型ウェル分離領域は、上記第2導電型埋め込み領域に達する深さを有することを特徴とする半導体装置。
IPC (2件)：
H01L 21/76
, H01L 27/08 331
