特許
J-GLOBAL ID：200903077735164064

半導体装置及びその製造方法

発明者：
山田 健二

山田 健二 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-017132
公開番号（公開出願番号）：特開2000-216274
出願日： 1999年01月26日
公開日（公表日）： 2000年08月04日
要約：
【要約】【課題】 コントロールゲートとフローティングゲートとの間の絶縁膜に十分な膜厚差を持たせた半導体装置及びその製造方法を提供する。【解決手段】 本発明に係る半導体装置は、側壁の上部が略垂直形状を有し下部がテーパー形状を有するフローティングゲート9と、該フローティングゲート9の側壁に熱酸化により形成され、該側壁の上部より下部が厚く形成された第1の絶縁膜21と、該第1の絶縁膜21上に形成された第2の絶縁膜23と、該第2の絶縁膜23上に形成されたコントロールゲート26と、を具備するものである。これにより、コントロールゲート26とフローティングゲート9との間の絶縁膜に十分な膜厚差を持たせることができる。
請求項（抜粋）：
側壁の上部が略垂直形状を有し下部がテーパー形状を有するフローティングゲートと、該フローティングゲートの側壁に熱酸化により形成され、該側壁の上部より下部が厚く形成された第1の絶縁膜と、該第1の絶縁膜上に形成された第2の絶縁膜と、該第2の絶縁膜上に形成されたコントロールゲートと、を具備することを特徴とする半導体装置。
IPC (4件)：
H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115
FI (2件)：
H01L 29/78 371 ,  H01L 27/10 434
Fターム (32件)：
5F001AA08 ,  5F001AA09 ,  5F001AA25 ,  5F001AA26 ,  5F001AA63 ,  5F001AB03 ,  5F001AC02 ,  5F001AC06 ,  5F001AC20 ,  5F001AD12 ,  5F001AD41 ,  5F001AE02 ,  5F001AE08 ,  5F001AF06 ,  5F001AF07 ,  5F001AG10 ,  5F001AG21 ,  5F001AG22 ,  5F083EP02 ,  5F083EP24 ,  5F083EP54 ,  5F083ER02 ,  5F083ER09 ,  5F083ER14 ,  5F083ER17 ,  5F083ER22 ,  5F083GA21 ,  5F083GA28 ,  5F083GA30 ,  5F083PR03 ,  5F083PR07 ,  5F083PR21
引用特許：
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM