特許
J-GLOBAL ID：200903077753112519
表示装置
発明者：
出願人/特許権者：
代理人 (1件)：
脇 篤夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-126288
公開番号（公開出願番号）：特開平9-292858
出願日： 1996年04月24日
公開日（公表日）： 1997年11月11日
要約：
【要約】【課題】 入力されたビデオ信号に応じた無段階の階調表現を実現し、表示画像の品位を飛躍的に向上させる。【解決手段】 FED表示装置や有機EL表示装置として、表示駆動回路において、各カソード電極に対してFET素子が設けられ、各FET素子のゲートに印加されるビデオ信号の電圧に応じて得られるドレイン電流がドライブ電流として各カソード電極に供給されるように構成する。さらに各FET素子に印加するビデオ信号に対して、FET素子のゲートソース電圧-ドレイン電流特性の逆特性を与えるビデオ信号補正回路を設ける。これにより、FET素子の定電流特性を利用し、入力されるビデオ信号レベルとドライブ電流との間で直線性特性を実現し、ビデオ信号レベルに応じてカソード電流がコントロールされるようにする。
請求項（抜粋）：
ストライプ状に形成され、電界放出を行なうエミッタを備える複数のカソード電極と、前記カソード電極と直交方向にストライプ状に形成される複数のゲート電極と、前記エミッタから放出される電子を捕集するアノード電極とを備え、マトリクス状に表示ピクセルが形成されるFED表示部と、前記ゲート電極の順次ドライブと、水平ライン毎のビデオ信号に基づいた前記カソード電極のドライブを行なうことで前記FED表示部の画像表示を実行させる表示駆動回路とを有し、前記表示駆動回路は、前記各カソード電極に対してFET素子が設けられ、該各FET素子のゲートに印加されるビデオ信号の電圧に応じて得られるドレイン電流がドライブ電流として前記各カソード電極に供給されるように構成されていることを特徴とする表示装置。
IPC (3件)：
G09G 3/22
, G09G 3/30
, H01J 31/12
G09G 3/22
, G09G 3/30 K
, H01J 31/12 C
