表示システム

発明者：
出願人/特許権者：
代理人 (1件)：鈴木晴敏
公報種別：公開公報
出願番号（国際出願番号）：特願平6-079417
公開番号（公開出願番号）：特開平7-261718
出願日： 1994年03月24日
公開日（公表日）： 1995年10月13日
要約：

【要約】 (修正有)【目的】ノンインタレースモードの倍速ビデオ信号の周波数帯域を低減化する。【構成】倍速処理器1はシステムクロックSCKに応じてインタレースモードの入力ビデオ信号R,G,Bをノンインタレースモードの倍速ビデオ信号WR,WG,WBに変換する。液晶パネル2はデルタ配列した液晶画素の集合のフルフレーム構成を有し、駆動クロックDCKに応じて、倍速ビデオ信号を受け入れてノンインタレースモードの影像表示を行なう。クロック制御器3は入力ビデオ信号に含まれる周期成分HD,VDを基準として互いに同期化されたシステムクロックSCKと駆動クロックDCKを生成し、倍速処理器1と液晶パネル2の動作を同期化する。倍速処理器1は、補間ビデオ信号を生成し、又、入力ビデオ信号及び補間ビデオ信号のオフセットサンプリングを行ない周波数帯域の低減化した倍速ビデオ信号を合成する。

請求項（抜粋）：

所定のシステムクロックに応じてインタレースモードの入力ビデオ信号を倍速処理しノンインタレースモードの倍速ビデオ信号に変換する倍速処理器と、所定の駆動クロックに応じて動作し該倍速ビデオ信号を受け入れてノンインタレースモードの影像表示を行なうフルフレーム構成のアクティブマトリクス型液晶パネルとを有する表示システムであって、クロック制御器を含んでおり該入力ビデオ信号に含まれる周期成分を基準として互いに同期化された該システムクロックと該駆動クロックを生成し該倍速処理器と該液晶パネルの動作を同期化するとともに、前記液晶パネルはデルタ配列した液晶画素の集合からなるフルフレーム構成を有しており、前記倍速処理器は該入力ビデオ信号に基づいて補間ビデオ信号を生成する演算手段と、該デルタ配列に合わせて該入力ビデオ信号及び補間ビデオ信号のオフセットサンプリングを行ない周波数帯域の低減化した倍速ビデオ信号を得る合成手段とを有する事を特徴とする表示システム。

IPC (3件)：

G09G 3/36 , G02F 1/133 550 , H04N 5/66 102

引用特許：

審査官引用 (4件)

マルチ同期変換装置
公報種別：公開公報出願番号：特願平4-079507 出願人：シャープ株式会社
特開平4-050895
特開平2-084685

全件表示

前のページに戻る