特許

J-GLOBAL ID：200903077900461290

強誘電体集積回路及びその製造方法

発明者： 三原 孝士 ,  由森 博之 ,  渡辺 均 ,  ラリー・ディー・マクミラン ,  カルロス・パズ・ドゥ・アラウジョ
出願人/特許権者： オリンパス光学工業株式会社 ,  シメトリックス・コーポレーション
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-181503
公開番号（公開出願番号）：特開平6-188386
出願日： 1993年07月22日
公開日（公表日）： 1994年07月08日
要約：

【要約】【目的】コンパクトで信頼性のある強誘電体集積回路及びその製造方法。【構成】半導体基板30には、ソース/ドレイン12並びにゲートを有するトランジスタ12と、底部並びに上部電極14A,14B及びこれら電極の間に位置する強誘電体層20を有するキヤリア14とが形成されている。半導体基板は絶縁層24で被覆されており、この絶縁層にはこのソース/ドレイン12に達するコンタクト孔26が形成されている。前記キャパシタは、導電性のバリア層22を介して絶縁層上に設けられており、このバリア層は前記コンタクト孔中に延びて半導体基板と電気的に接触している。キャパシタとバリア層の一部は、ゲート上に延出している。

請求項（抜粋）：

半導体基板と、この基板に形成され、トランジスタゲートを有するトランジスタと、前記トランジスタゲートを覆う絶縁層と、この絶縁層に形成され基板に達するコンタクト孔と、前記絶縁層の少なくとも一部とゲートの少なくとも一部を覆い、前記コンタクト孔を介して基板と接触する導電性バリア層と、前記導電性バリア層の少なくとも一部とトランジスタゲートの少なくとも一部とを覆う強誘電体層を有する強誘電体装置とを具備する強誘電体集積回路。

IPC (3件)：

H01L 27/108 ,  H01L 27/04 ,  H01L 27/10 451

引用特許：

審査官引用 (5件)

• 特開平4-181766
  
• 特開平4-196485
  
• 特開平3-296262
  
• 特開平2-304985
  
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平4-167848   出願人：セイコーエプソン株式会社