特許
J-GLOBAL ID：200903078024733992

半導体装置及びその製造方法

発明者：
籾山 陽一

籾山 陽一 について

, 
杉井 寿博

杉井 寿博 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 北野 好人
公報種別：公開公報
出願番号（国際出願番号）：特願平5-231408
公開番号（公開出願番号）：特開平7-086532
出願日： 1993年09月17日
公開日（公表日）： 1995年03月31日
要約：
【要約】【目的】 絶縁性非晶質基板上に形成される半導体層を用い、負荷駆動能力を向上させたトランジスタを有する半導体装置及びその製造方法を提供する。【構成】 メモリセル12を形成するための多結晶シリコン層12a、多結晶シリコン層12b、多結晶シリコン層12cに対応する多結晶シリコン層13a、多結晶シリコン層13b、多結晶シリコン層13cを用いて、駆動回路や周辺回路等のトランジスタを、上部ゲート27と下部ゲート23を有するダブルゲート型トランジスタ13として形成する。絶縁性非晶質基板11上に形成される半導体層を用いているものの、トランジスタの負荷駆動能力を向上させ、高速動作させることが可能である。
請求項（抜粋）：
絶縁性非晶質基板と、前記絶縁性非晶質基板上の第1の領域に設けられたメモリセルと、前記絶縁性非晶質基板上の第2の領域に設けられたトランジスタとを有する半導体装置において、前記絶縁性非晶質基板上に形成され、前記第1の領域では前記メモリセルの動作層として機能し、前記第2の領域では前記トランジスタにおいては下部ゲートとして機能する第1の半導体層と、前記第1の半導体層上に第1の絶縁膜を介して形成され、前記第1の領域では前記メモリセルのフローティングゲートとして機能し、前記第2の領域では前記トランジスタの動作層として機能する第2の半導体層と、前記第2の半導体層上に第2の絶縁膜を介して形成され、前記第1の領域では前記メモリセルのコントロールゲートとして機能し、前記第2の領域では前記トランジスタの上部ゲートとして機能する第3の半導体層とを有することを特徴とする半導体装置。
IPC (5件)：
H01L 27/115 ,  H01L 27/12 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (2件)：
H01L 27/10 434 ,  H01L 29/78 371
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM