積和演算回路および方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：杉浦正知
公報種別：公開公報
出願番号（国際出願番号）：特願平8-158905
公開番号（公開出願番号）：特開平9-319730
出願日： 1996年05月30日
公開日（公表日）： 1997年12月12日
要約：

【要約】【課題】 LビットのクラスコードをLビットよりビット数の少ないSビットからなるクラスコードに縮退させることで、係数メモリのクラスを大幅に削減することができるため、ハード規模を大幅に削減することができる。【解決手段】被乗数レジスタ1から複数のSDデータが積和器2へ供給される。このSDデータに基づいてアドレスコントロール回路3では、LビットのクラスコードL-class が生成され、そのクラスコードL-class は、アドレス縮退メモリ4へ供給される。アドレス縮退メモリ4では、クラスコードL-class に対応するSビットのクラスコードS-class がデータ変換テーブルから読み出される。そのクラスコードS-class は、係数メモリ5へ供給される。積和器2では、クラスコードS-class に応答する係数データが積和器2へ供給される。積和器2では、SDデータと係数データの積和演算が実行される。

請求項（抜粋）：

乗数および被乗数の積を加算することによって、ディジタルフィルタ演算をMタップで行うようにした積和演算回路において、乗数メモリをコントロールするLビットのアドレスを上記Lビットより少ないSビットに縮退するアドレス縮退手段と、上記Sビットのアドレスと対応する乗数データを上記乗数メモリから読み出す乗数データ読出手段と、上記乗数メモリから読み出された上記乗数データと被乗数データとの積和出力を発生する演算手段とからなることを特徴とする積和演算回路。

IPC (3件)：

G06F 17/10 , H04N 7/01 , H04N 7/24

FI (3件)：

G06F 15/31 S , H04N 7/01 G , H04N 7/13 Z

引用特許：

審査官引用 (2件)

画像情報変換装置
公報種別：公開公報出願番号：特願平6-205934 出願人：ソニー株式会社
色信号変換装置
公報種別：公開公報出願番号：特願平4-059224 出願人：富士ゼロックス株式会社

前のページに戻る