特許

J-GLOBAL ID：200903078102628793

半導体ウェーハおよびその製造方法

発明者： 野上 彰二 ,  長谷川 博之 ,  山岡 智則
出願人/特許権者： 三菱マテリアルシリコン株式会社
代理人 (1件)： 志賀 正武 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-224506
公開番号（公開出願番号）：特開2002-043230
出願日： 2000年07月25日
公開日（公表日）： 2002年02月08日
要約：

【要約】【課題】 ポリッシングの後でもウェーハの平坦度を改善することができ、高平坦度ウェーハへの要求を満足し得る半導体ウェーハの製造方法を提供する。【解決手段】 シリコン基板の表面の平坦度を測定し、基板表面の凹凸に応じて基板表面に気相エピタキシャル法により場所によって膜厚の異なるシリコンエピタキシャル層を成長させる。シリコンエピタキシャル層の成長時には、基板表面に沿って流す原料ガスの流量をウェーハ上の場所によって異ならせる。

請求項（抜粋）：

半導体ウェーハを構成する基板の表面の平坦度を測定し、該基板表面の凹凸に応じて、該基板の表面にエピタキシャル法により場所によって膜厚の異なる半導体層を形成し、表面が平坦化された半導体ウェーハを製造することを特徴とする半導体ウェーハの製造方法。

IPC (3件)：

H01L 21/205 ,  C30B 25/16 ,  C30B 29/06 504

FI (3件)：

H01L 21/205 ,  C30B 25/16 ,  C30B 29/06 504 Z

Fターム (23件)：

4G077AA03 ,  4G077BA04 ,  4G077DB04 ,  4G077DB05 ,  4G077EA02 ,  4G077EA10 ,  4G077HA06 ,  4G077TJ02 ,  5F045AB02 ,  5F045AC01 ,  5F045AC03 ,  5F045AC05 ,  5F045AF03 ,  5F045BB02 ,  5F045EE12 ,  5F045EE17 ,  5F045EE20 ,  5F045EF02 ,  5F045EF08 ,  5F045EF09 ,  5F045EK27 ,  5F045EK30 ,  5F045GB01

引用特許：

審査官引用 (3件)

• 基板処理装置
  公報種別：公開公報   出願番号：特願平4-071635   出願人：株式会社東芝
• シリコンエピタキシャル層の成長方法および成長装置
  公報種別：公開公報   出願番号：特願平5-193194   出願人：信越半導体株式会社
• ガス処理装置
  公報種別：公開公報   出願番号：特願平4-352053   出願人：株式会社日立製作所, 日立電子エンジニアリング株式会社