特許

J-GLOBAL ID：200903078235217370

半導体装置およびその製造方法

発明者： 青山 和憲 ,  江口 和弘
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-047981
公開番号（公開出願番号）：特開2000-252441
出願日： 1999年02月25日
公開日（公表日）： 2000年09月14日
要約：

【要約】【課題】Ruからなるプラグ電極を介してn+ 型ソース拡散層と接続する、単結晶SrRuO3 /単結晶(Ba,Sr)TiO3 /単結晶SrRuO3 構造のキャパシタを容易に製造できる製造方法を実現すること。【解決手段】このような構造のキャパシタを容易に製造するためには、下部キャパシタ電極である単結晶SrRuO3 膜を容易に形成できれば良い。そのためには、表面に窪みを有するRu膜からなるプラグ電極10を形成し、次に窪みの内部を単結晶のSrRuO3 膜11で埋め込み、次にSrRuO3 膜11上に下部キャパシタ電極となるアモルファスのSrRuO3 膜14を全面に堆積し、次に単結晶のSrRuO3 膜11を結晶核に用い、熱処理によってアモルファスのSrRuO3 膜14を結晶化させれば良い。

請求項（抜粋）：

半導体基板上に形成され、ペロブスカイト構造を有する導電膜からなる下部キャパシタ電極と、この下部キャパシタ電極上に形成され、ペロブスカイト構造を有する金属酸化物誘電体膜からなるキャパシタ絶縁膜と、このキャパシタ絶縁膜上に形成された上部キャパシタ電極と、前記下部キャパシタ電極と前記半導体基板とを接続し、前記下部キャパシタ電極と接触する部分に窪みを有し、この窪みの内部が結晶性物質で埋め込まれたプラグ電極とを具備してなることを特徴とする半導体装置。

IPC (4件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822

FI (3件)：

H01L 27/10 621 B ,  H01L 27/04 C ,  H01L 27/10 651

Fターム (32件)：

5F038AC02 ,  5F038AC09 ,  5F038AC15 ,  5F038AC18 ,  5F038DF05 ,  5F038EZ14 ,  5F038EZ17 ,  5F083AD21 ,  5F083AD42 ,  5F083AD48 ,  5F083AD49 ,  5F083FR02 ,  5F083GA06 ,  5F083GA27 ,  5F083GA30 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA38 ,  5F083JA40 ,  5F083JA43 ,  5F083JA45 ,  5F083JA56 ,  5F083MA06 ,  5F083MA17 ,  5F083NA01 ,  5F083PR03 ,  5F083PR21 ,  5F083PR22 ,  5F083PR33 ,  5F083PR39 ,  5F083PR40

引用特許：

審査官引用 (1件)

• 薄膜誘電体素子
  公報種別：公開公報   出願番号：特願平9-246063   出願人：株式会社東芝