特許
J-GLOBAL ID：200903078391590103
駆動回路及び半導体集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-301745
公開番号（公開出願番号）：特開平10-145220
出願日： 1996年11月13日
公開日（公表日）： 1998年05月29日
要約：
【要約】【課題】信号線における振幅を小さく抑えることができ、集積化した場合のチップサイズの小型化及び消費電流の削減化を図ること特徴とする。【解決手段】電源VDDとgnd との間にはPチャネルのMOSトランジスタ11、12及びNチャネルのMOSトランジスタ13の各ソース・ドレイン間が直列に接続されている。両MOSトランジスタ11、12の直列接続点にはデータバス14が接続されている。ダミー容量16の一端は電源gnd に接続され、他端は両MOSトランジスタの12、13の直列接続点に接続されている。
請求項（抜粋）：
信号線と、上記信号線の信号を一方の論理値を示す信号に設定する際にこの信号線を複数の電源のうち第1の電源に接続し、上記信号線の信号を他方の論理値を示す信号に設定する際にはこの信号線を上記第1の電源を含む上記複数の電源のいずれからも電気的に遮断する手段を具備したことを特徴とする駆動回路。
IPC (3件)：
H03K 19/0175
, G11C 11/413
, G11C 11/409
H03K 19/00 101 F
, G11C 11/34 301 A
, G11C 11/34 354 Q
