特許

J-GLOBAL ID：200903093594453623

ドライバ回路およびそれを用いた半導体集積回路

発明者： 野口 孝樹 ,  平木 充 ,  小島 浩嗣 ,  堀田 正生 ,  小久保 優
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-223082
公開番号（公開出願番号）：特開平7-079146
出願日： 1993年09月08日
公開日（公表日）： 1995年03月20日
要約：

【要約】【目的】 出力が低振幅で低消費電力のドライバ回路を提供する。【構成】 電源電圧と出力線との間のPMOSトランジスタ1と、出力線と接地との間の2つのNMOSトランジスタ4、7と、NMOSトランジスタ7と接地との間の容量8と、トランジスタ1、4のカットオフ・導通を制御する手段9、12とでドライバを構成し、出力線30上の配線容量33にチャージされた電荷を容量8と容量分配した結果の電位をLレベル出力とする。【効果】 Hレベルのデータ出力時はスタティック動作となり、動作クロックサイクルが低速の場合でも誤動作しない。Lレベルのデータ出力時、出力線の容量33とドライバ側容量8に容量分配された電位が出力され、出力の低振幅化を実現され、出力充放電で消費される電力を削減できる。

請求項（抜粋）：

第1動作電位点と出力線との間にそのソース・ドレイン経路が接続されたPチャネルMOSトランジスタと、上記出力線と第2動作電位点との間にソース・ドレイン経路が接続されたNチャネルMOSトランジスタとを具備してなり、上記PチャネルMOSトランジスタのゲートと上記NチャネルMOSトランジスタのゲートとがデータ入力信号に応答することにより、上記出力線に上記データ入力信号に関係した出力信号を出力するドライバ回路であって、上記NチャネルMOSトランジスタのソースと上記第2動作電位点との間にはNチャネルMOSスイッチングトランジスタのソース・ドレイン経路と容量との並列接続がさらに接続されてなり、プリチャージ信号と上記ドライバ回路のドライブ状態・フローティング状態を制御するイネーブル信号と上記データ入力信号とによって制御される制御回路によって上記PチャネルMOSトランジスタのゲートと上記NチャネルMOSトランジスタのゲートとが制御され、上記NチャネルMOSスイッチングトランジスタのゲートは上記プリチャージ制御信号により制御されたことを特徴とするドライバ回路。

IPC (4件)：

H03K 17/687 ,  G06F 3/00 ,  G06F 15/78 510 ,  H03K 19/0175

FI (2件)：

H03K 17/687 F ,  H03K 19/00 101 F