特許
J-GLOBAL ID：200903078405692940
半導体装置の製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-037994
公開番号（公開出願番号）：特開平6-252388
出願日： 1993年02月26日
公開日（公表日）： 1994年09月09日
要約：
【要約】【目的】 多結晶シリコン電極を用いた絶縁ゲート型半導体装置において、多結晶シリコンとゲート酸化膜との界面での金属不純物のトラップを確実に抑制することを実現することによって、ゲート耐圧におけるペリフェリ長依存性を少なくし、ゲート耐圧の向上とその信頼性を高めることを可能にした半導体装置の製造方法を提供する。【構成】 半導体基体1上に露出した多結晶シリコン膜5を有する絶縁ゲート型の半導体装置を製造するにあたり、多結晶シリコン膜5の表面酸化工程の前工程として、多結晶シリコン膜5の表面近傍層を、第4アンモニウム塩基水溶液等を用いて、その表面から深さ方向に例えば 5nm以上の範囲でエッチング除去する。
請求項（抜粋）：
半導体基体上に露出した多結晶シリコン膜を有する絶縁ゲート型の半導体装置を製造するにあたり、前記多結晶シリコン膜の表面酸化工程の前工程として、前記多結晶シリコン膜の表面近傍層をエッチング除去する工程を有することを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 29/784
, H01L 21/308
, H01L 21/316
, H01L 29/46
