特許
J-GLOBAL ID：200903078468342779
表示装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願2003-391014
公開番号（公開出願番号）：特開2005-156621
出願日： 2003年11月20日
公開日（公表日）： 2005年06月16日
要約：
【課題】 従来よりもデコード回路のトランジスタ数を削減して、チップサイズの増大を抑えることが可能なる表示装置を提供する。【解決手段】 駆動部が、m(mは、2以上の整数)をnビットの表示データの下位ビットとするとき、階調電圧に対する階調数が不連続なM個の階調電圧を生成する階調電圧生成回路と、前記nビットの表示データの上位(n-m)ビットのデータに基づき、前記M個の階調電圧の中から隣接する2つの階調電圧を選択するデコーダ回路と、前記デコーダ回路で選択された前記2つの階調電圧から、前記nビットの表示データの下位mビットのデータに基づき、前記2つの階調電圧の間の階調電圧を生成し、前記映像線に供給する出力アンプ回路とを有する。【選択図】 図8
請求項（抜粋）：
複数の画素を有する表示部と、
前記複数の画素に階調電圧を印加する複数の映像線と、
前記複数の映像線に表示データに対応した階調電圧を供給する駆動部とを備え、
前記表示データは、nビットの表示データであり、
前記駆動部は、m(mは、2以上の整数)を前記nビットの表示データの下位ビットとするとき、階調電圧に対する階調数が不連続なM個の階調電圧を生成する階調電圧生成回路と、
前記nビットの表示データの上位(n-m)ビットのデータに基づき、前記M個の階調電圧の中から隣接する2つの階調電圧を選択するデコーダ回路と、
前記デコーダ回路で選択された前記2つの階調電圧から、前記nビットの表示データの下位mビットのデータに基づき、前記2つの階調電圧の間の階調電圧を生成し、前記映像線に供給する出力アンプ回路とを有することを特徴とする表示装置。
IPC (3件)：
G09G3/36
, G02F1/1368
, G09G3/20
G09G3/36
, G02F1/1368
, G09G3/20 621B
, G09G3/20 623B
, G09G3/20 623E
, G09G3/20 641C
, G09G3/20 641P
2H092JA24
, 2H092NA25
, 2H092PA06
, 5C006AA16
, 5C006AA22
, 5C006AC11
, 5C006AC21
, 5C006AC26
, 5C006AF43
, 5C006AF46
, 5C006AF83
, 5C006BB16
, 5C006BF04
, 5C006BF24
, 5C006BF25
, 5C006BF27
, 5C006FA43
, 5C080AA10
, 5C080BB05
, 5C080DD22
, 5C080EE29
, 5C080FF11
, 5C080JJ02
, 5C080JJ03
出願人引用 (1件)
-
液晶表示装置
公報種別：公開公報
出願番号：特願平11-206468
出願人：株式会社日立製作所, 日立デバイスエンジニアリング株式会社, 株式会社日立超エル・エス・アイ・システムズ
審査官引用 (3件)
前のページに戻る
