特許
J-GLOBAL ID：200903078475480800

電力増幅用電界効果型半導体装置

発明者：
杉井 信之

杉井 信之 について

, 
森川 正敏

森川 正敏 について

, 
吉田 功

吉田 功 について

, 
鷲尾 勝由

鷲尾 勝由 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 作田 康夫
公報種別：公開公報
出願番号（国際出願番号）：特願2001-305929
公開番号（公開出願番号）：特開2003-110102
出願日： 2001年10月02日
公開日（公表日）： 2003年04月11日
要約：
【要約】【課題】 Si系電界効果型トランジスタに比べてより低いチャネルコンダクタンス、ひいては高い遮断周波数と付加効率を有する電力増幅用電界効果型半導体装置を提供する。【解決手段】第1導電型のSi基板上に第1導電型で高不純物濃度の第1SiGe層、第1導電型で低不純物濃度の第2SiGe層、低不純物濃度のSi層がこの順に積層された半導体積層構造の、前記Si層の一部にチャネルが形成され、前記ソース電極は前記低不純物濃度の第2SiGe層を貫通して前記高不純物濃度の第1SiGe層ないしは基板に電気的接触をなす。【効果】高速かつ高効率の電力増幅用電界効果型半導体装置を実現できる。
請求項（抜粋）：
第1導電型のSi基板一主面上に第1導電型で比較的高不純物濃度の第1SiGe層と、第1導電型で比較的低不純物濃度の第2SiGe層と、第1導電型で比較的低不純物濃度のSi層とが順次積層された半導体積層構造を具備し、前記半導体積層構造の主面上にゲート絶縁膜を介してゲート電極を有し、前記ゲート電極下のチャネル形成領域となるSi層を挟むように、前記第2SiGe層内に第2導電型のソース領域及びドレイン領域が形成され、前記ソース領域に電気的に接続されたリーチスルー層が前記第1SiGe層に到達するように前記第2SiGe層を貫通して形成されていることを特徴とする電力増幅用電界効果型半導体装置。
IPC (5件)：
H01L 29/78 ,  H01L 21/8234 ,  H01L 21/8238 ,  H01L 27/088 ,  H01L 27/092
FI (4件)：
H01L 29/78 301 B ,  H01L 29/78 301 H ,  H01L 27/08 102 B ,  H01L 27/08 321 C
Fターム (65件)：
5F048AA08 ,  5F048AC01 ,  5F048AC03 ,  5F048AC06 ,  5F048BA04 ,  5F048BA10 ,  5F048BA14 ,  5F048BC07 ,  5F048BC12 ,  5F048BD01 ,  5F048BD04 ,  5F048BF01 ,  5F048BF06 ,  5F048BF07 ,  5F048BF17 ,  5F048BG13 ,  5F140AA05 ,  5F140AA25 ,  5F140AB01 ,  5F140AB04 ,  5F140AC01 ,  5F140AC28 ,  5F140BA01 ,  5F140BA05 ,  5F140BB06 ,  5F140BB11 ,  5F140BC06 ,  5F140BC12 ,  5F140BC13 ,  5F140BC17 ,  5F140BD09 ,  5F140BD18 ,  5F140BE06 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BF53 ,  5F140BF60 ,  5F140BG28 ,  5F140BG38 ,  5F140BH03 ,  5F140BH14 ,  5F140BH17 ,  5F140BH30 ,  5F140BH33 ,  5F140BH34 ,  5F140BH39 ,  5F140BH43 ,  5F140BH47 ,  5F140BJ01 ,  5F140BJ05 ,  5F140BJ07 ,  5F140BJ27 ,  5F140BK13 ,  5F140BK22 ,  5F140BK26 ,  5F140CA02 ,  5F140CA03 ,  5F140CB04 ,  5F140CB08 ,  5F140CC03 ,  5F140CC12 ,  5F140CC15 ,  5F140CF00 ,  5F140CF05
引用特許：
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM