特許
J-GLOBAL ID:200903078484501593

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 佐藤 一雄 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-079156
公開番号(公開出願番号):特開平11-274441
出願日: 1998年03月26日
公開日(公表日): 1999年10月08日
要約:
【要約】【課題】 製造プロセスやチップレイアウトを複雑化することなく確実に電磁放射ノイズを低減できる半導体装置を提供する。【解決手段】 本発明の半導体装置には、NMOSトランジスタとPMOSトランジスタを複数個ずつ含む基本セル1が規則的に複数形成され、隣接する基本セル1の間には、配線用のサブコンタクト領域2が設けられ、この領域2内の空き領域にキャパシタの一部を構成するポリシリコン層6が形成される。ポリシリコン層6は、NMOSトランジスタ列3の上層に形成された電源層か、PMOSトランジスタ列4の上層に形成された接地層に、コンタクトホールを介して接続される。これにより、NMOSトランジスタ列3またはPMOSトランジスタ列4内の任意の場所にキャパシタCを形成できる。このキャパシタCは、電源端子-接地端子間に接続されるため、キャパシタCの充放電により、電源線を流れる電流量の変化が小さくなり、電磁放射ノイズの発生が抑制される。
請求項(抜粋):
NMOSトランジスタとPMOSトランジスタとを複数個ずつ含む基本セルが複数形成された半導体装置において、隣接する前記基本セル間には、上層あるいは下層と導通を取るためのコンタクト領域と、キャパシタの電極となるポリシリコン層と、が形成され、前記ポリシリコン層の下面には絶縁層が形成され、前記絶縁層の下面には拡散層が形成され、前記ポリシリコン層、前記絶縁層および前記拡散層がキャパシタとして作用するように、前記拡散層および前記ポリシリコン層の一方を電源端子と導通させ、他方を接地端子と導通させたことを特徴とする半導体装置。
IPC (4件):
H01L 27/118 ,  H01L 27/04 ,  H01L 21/822 ,  H03K 19/00
FI (3件):
H01L 21/82 M ,  H03K 19/00 C ,  H01L 27/04 A
引用特許:
審査官引用 (3件)
  • 半導体集積回路装置
    公報種別:公開公報   出願番号:特願平8-165469   出願人:沖電気工業株式会社
  • 特開平1-204446
  • 特開平1-204446

前のページに戻る