キャッシュメモリ装置

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-033874
公開番号（公開出願番号）：特開平9-231133
出願日： 1996年02月21日
公開日（公表日）： 1997年09月05日
要約：

【要約】【課題】スタックフレーム開放後におけるキャッシュメモリ使用時の処理動作を高速化する。【解決手段】マイクロプロセッサ2に、プリペア命令発行時、プリペア信号PPをアサートすると共にスタックフレームの開始アドレスとサイズとを含むライトサイクルを出力し、ディスポーズ命令発行時、ディスポーズ信号DPをアサートする機能を設ける。キャッシュメモリ制御部3に、アドレス比較器33,カウンタ回路34及びスタックフレーム記憶部35を備え、プリペア信号PPに従ってスタックフレームの開始アドレスとサイズとを記憶し、ディスポーズ信号DPに従って、スタックフレーム記憶部35に記憶されたスタックフレームの範囲と対応するタグメモリ5の状態データ及びアドレスを無効化するスタックフレーム開放機能を設ける。スタックフレーム開放後のライトバック動作が不要となる。

請求項（抜粋）：

所定のアドレス領域をもちこれらアドレス領域に所定のデータを格納しておく主メモリへのアクセスのためのアドレス信号,制御信号及びデータを入出力するマイクロプロセッサと、前記主メモリのデータの一部を格納しておくキャッシュメモリと、このキャッシュメモリに格納されているデータの属性を示す属性データ及び前記主メモリのアドレスと対応するアドレスとを格納するタグメモリと、前記マイクロプロセッサからのアドレス信号,制御信号に従って前記タグメモリからのアドレス及び属性データを参照し前記主メモリへのアクセス,前記キャッシュメモリへのアクセス及び前記主メモリ・キャッシュメモリ間のアクセスの制御を行うと共に前記タグメモリへの属性データ,アドレスの格納制御を行うキャッシュメモリ制御部とを備え、前記マイクロプロセッサの指示,制御に基いて前記主メモリのアドレス領域のうちの特定のアドレス領域を確保して所定のプログラム処理を行うキャッシュメモリ装置であって、前記マイクロプロセッサの指示,制御に基いて確保した特定のアドレス領域を開放するとき、前記タグメモリに格納されている属性データ及びアドレスのうちの前記特定のアドレス領域と対応する全ての属性データ及びアドレスを無効とするようにしたことを特徴とするキャッシュメモリ装置。

IPC (2件)：

G06F 12/08 310 , G06F 12/08

FI (2件)：

G06F 12/08 310 A , G06F 12/08 W

引用特許：

審査官引用 (2件)

特開昭63-046556
中央処理装置
公報種別：公開公報出願番号：特願平4-065538 出願人：日本電気株式会社

前のページに戻る