特許

J-GLOBAL ID：200903078641664469

電力用半導体装置およびその製造方法

発明者： 高谷 秀史 ,  濱田 公守 ,  大倉 康嗣 ,  黒柳 晃
出願人/特許権者： トヨタ自動車株式会社 ,  株式会社デンソー
代理人 (2件)： 吉田 研二 ,  石田 純
公報種別：公開公報
出願番号（国際出願番号）：特願2003-162866
公開番号（公開出願番号）：特開2004-363498
出願日： 2003年06月06日
公開日（公表日）： 2004年12月24日
要約：

【課題】オン抵抗が低くかつ耐圧の高いMOS FETを実現する素子構造の提供を目的とする。【解決手段】溝の中にゲート絶縁膜を介して埋め込まれたゲート電極11を備えた電力用半導体装置において、二つのn型ドリフト層3、5の間にp型空乏領域拡大層4を挟み、前記溝は、前記n型ドリフト層3に達するように形成される。前記p型空乏領域拡大層の溝近傍領域には、導電型をn型に転換したn型転換領域が形成され、キャリアの経路を構成している。【選択図】 図1

請求項（抜粋）：

溝の中にゲート絶縁膜を介して埋め込まれたゲート電極を備えた電力用トレンチゲート型半導体装置において、 n(p)型半導体基板に形成された第一のn(p)型ドリフト層と、 この第一のn(p)型ドリフト層の表面に形成されたp(n)型空乏領域拡張層と、 このp(n)型空乏領域拡張層の表面に形成された第二のn(p)型ドリフト層と、 この第二のn(p)型ドリフト層の表面に形成されたp(n)型ボディ層と、 このp(n)型ボディ層の表面に形成されたn(p)型ソース領域と、 を備え、 前記溝は前記n(p)型ソース領域、前記p(n)型ボディ層、前記第二のn(p)ドリフト層、前記p(n)型空乏領域拡張層を貫き前記第一のn(p)型ドリフト層に達するように形成され、 前記p(n)型空乏領域拡張層の前記溝の側壁近傍に、n(p)型に転換させたn(p)型転換領域を備えることを特徴とする電力用トレンチゲート型半導体装置。

IPC (2件)：

H01L29/78 ,  H01L21/336

FI (8件)：

H01L29/78 652H ,  H01L29/78 652G ,  H01L29/78 652K ,  H01L29/78 653A ,  H01L29/78 655B ,  H01L29/78 658A ,  H01L29/78 658F ,  H01L29/78 658Z

引用特許：

出願人引用 (1件)

• 半導体装置
  公報種別：公開公報   出願番号：特願2002-256774   出願人：株式会社東芝