特許
J-GLOBAL ID:200903078819530313
表示制御装置及び画像形成装置
発明者:
出願人/特許権者:
代理人 (3件):
小谷 悦司
, 伊藤 孝夫
, 樋口 次郎
公報種別:公開公報
出願番号(国際出願番号):特願2004-287163
公開番号(公開出願番号):特開2006-098944
出願日: 2004年09月30日
公開日(公表日): 2006年04月13日
要約:
【課題】 メモリへのアクセス頻度を低減させ、簡易的な構成により消費電力を抑えることができる表示制御装置を提供する。【解決手段】 外部メモリ13は、LCDモジュール14に表示する表示データを記憶し、CPU12は、表示データの外部メモリ13における開始アドレスを設定し、設定された開始アドレスを記憶し、割り込み発生部113は、記憶された開始アドレスが所定期間以上変化していないことを検出し、クロック信号生成部114は、開始アドレスが所定期間以上変化していないことが検出された場合、外部メモリ13からLCDモジュール14へ当該表示データを転送するクロック信号の周波数を低減する。【選択図】 図1
請求項(抜粋):
クロック信号に同期して表示データを表示装置に出力する表示制御装置であって、
表示装置に表示する表示データを記憶する表示データ記憶手段と、
前記表示データ記憶手段における前記表示データの開始アドレスを設定するアドレス設定手段と、
前記アドレス設定手段によって設定された開始アドレスを記憶するアドレス記憶手段と、
前記アドレス記憶手段に記憶されている開始アドレスが所定期間以上変化していないことを検出する検出手段と、
前記検出手段によって開始アドレスが所定期間以上変化していないことが検出された場合、前記表示データ記憶手段から表示装置へ当該表示データを転送するクロック信号の周波数を低減するクロック信号低減手段とを備えることを特徴とする表示制御装置。
IPC (5件):
G09G 5/00
, G02F 1/133
, G09G 3/20
, G09G 3/36
, G09G 5/18
FI (10件):
G09G5/00 550R
, G02F1/133 570
, G09G3/20 611A
, G09G3/20 611G
, G09G3/20 612K
, G09G3/20 612U
, G09G3/20 621K
, G09G3/20 631C
, G09G3/36
, G09G5/18
Fターム (31件):
2H093NC15
, 2H093NC16
, 2H093NC29
, 2H093NC59
, 2H093ND32
, 2H093ND34
, 2H093ND39
, 5C006AF02
, 5C006AF04
, 5C006AF14
, 5C006AF45
, 5C006AF72
, 5C006BF02
, 5C006FA04
, 5C006FA48
, 5C080AA10
, 5C080BB05
, 5C080DD26
, 5C080FF07
, 5C080GG12
, 5C080GG14
, 5C080GG17
, 5C080JJ02
, 5C080JJ07
, 5C082BB22
, 5C082BD02
, 5C082CA81
, 5C082DA65
, 5C082DA76
, 5C082DA86
, 5C082MM02
引用特許:
前のページに戻る