特許
J-GLOBAL ID：200903078929743177
メモリセル
発明者：
,
,
出願人/特許権者：
,
代理人 (1件)：
矢野 敏雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-077068
公開番号（公開出願番号）：特開2000-269464
出願日： 2000年03月17日
公開日（公表日）： 2000年09月29日
要約：
【要約】【目的】 半導体メモリのための埋め込みストラップとアクセストランジスタチャネルとの間の干渉作用を減らすレイアウトを提供する。【構成】 本発明によるメモリセルは基板内に形成されたトレンチと、そしてゲートの下の基板内に形成された、そしてトレンチにまで及ぶアクティブエリアとを含んでいる。アクティブエリアは、トレンチ内のストレージノードにアクセスするためのトランジスタを形成する拡散領域を含んでいる。このトランジスタはゲートによってアクティブにさせられる。ゲートは第1の軸を定義する。ここにおいてアクティブエリアの部分は横断的に拡張し、アクティブエリアの1部がトレンチにまで及ぶ。トレンチはアクティブエリアの部分に最も近い側面を持っている。トレンチの側面は、ゲートに関して傾いて配置され、ゲートとトレンチの側面との間の距離が、最小フィーチャサイズより大きくなるようにされる。
請求項（抜粋）：
メモリセルにおいて、基板内に形成されたトレンチと、ゲートの下の基板内に形成され、そしてトレンチにまで達するアクティブエリアとを含み、アクティブエリアはトランジスタを形成するための拡散領域を含み、前記トランジスタはトレンチ内のストレージノードにアクセスするためのものであり、前記トランジスタはゲートによってアクティブとされ、ゲートは第1の軸を定義し、前記第1の軸からアクティブエリアの部分が横切って広がり、アクティブエリアの部分がトレンチに達し、トレンチはアクティブ領域の部分に最も近い側面を有し、トレンチの側面はゲートに関して角度を付けて配列され、その結果、ゲートとトレンチの側面との間の距離が最小のフィーチャサイズよりも大きくなる、ことを特徴とするメモリセル。
IPC (2件)：
H01L 27/108
, H01L 21/8242
H01L 27/10 625 A
, H01L 27/10 681 Z
