特許
J-GLOBAL ID:200903078960492085
半導体装置の製造方法および半導体装置
発明者:
,
,
出願人/特許権者:
代理人 (1件):
筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願2004-158546
公開番号(公開出願番号):特開2005-340548
出願日: 2004年05月28日
公開日(公表日): 2005年12月08日
要約:
【課題】半導体装置における配線間の短絡不良の発生を抑制または防止する。【解決手段】第4配線層M4がフローティング配線で、その長さが500μm以上となる場合、または第4配線層M4とこれに繋がる他層の配線とがフローティング配線で、その合計の長さが500μm以上となる場合は、第4配線層M4を他層の配線を介してクランプダイオードDaに接続する。これにより、フローティング配線である第4配線層M4、または第4配線層M4とこれに繋がる他層の配線に一定量以上の電荷が溜まった場合は、電荷をクランプダイオードDaへ流して、基板1へと逃がすことができるので、隣接する配線間での放電を防ぐことができる。【選択図】図22
請求項(抜粋):
(a)半導体基板にクランプダイオードを形成する工程、
(b)前記クランプダイオードを含む前記半導体基板上に第1配線を形成する工程、
(c)前記第1配線上に第1絶縁膜を形成する工程、
を有し、
前記第1配線は前記クランプダイオードを介して前記半導体基板と接続することを特徴とする半導体装置の製造方法。
IPC (4件):
H01L21/3205
, H01L21/768
, H01L21/822
, H01L27/04
FI (3件):
H01L21/88 Z
, H01L21/90 C
, H01L27/04 H
Fターム (45件):
5F033HH08
, 5F033HH09
, 5F033HH19
, 5F033HH33
, 5F033JJ19
, 5F033JJ27
, 5F033JJ33
, 5F033KK01
, 5F033KK04
, 5F033KK08
, 5F033KK09
, 5F033KK19
, 5F033KK33
, 5F033KK34
, 5F033MM08
, 5F033MM10
, 5F033MM13
, 5F033NN06
, 5F033NN07
, 5F033PP06
, 5F033PP12
, 5F033PP15
, 5F033QQ09
, 5F033QQ11
, 5F033QQ37
, 5F033QQ48
, 5F033QQ91
, 5F033RR04
, 5F033RR08
, 5F033RR09
, 5F033RR20
, 5F033RR29
, 5F033SS04
, 5F033SS15
, 5F033TT02
, 5F033WW01
, 5F033WW08
, 5F033XX00
, 5F033XX31
, 5F038BH05
, 5F038BH15
, 5F038CD05
, 5F038CD18
, 5F038EZ15
, 5F038EZ20
引用特許:
前のページに戻る