特許
J-GLOBAL ID:200903079062788373

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (2件): 高田 守 ,  高橋 英樹
公報種別:公開公報
出願番号(国際出願番号):特願2007-263581
公開番号(公開出願番号):特開2009-094292
出願日: 2007年10月09日
公開日(公表日): 2009年04月30日
要約:
【課題】表面保護テープを剥がす際に表面保護テープの糊がウェハに残るのを防ぐことができる半導体装置の製造方法を得る。【解決手段】カッター刃15を用いて表面保護テープ14をカットする。カットした表面保護テープ14の外周部とウェハ16の外周部との間にスペーサーリング18を挟んだ状態で、表面保護テープ14をウェハ16の表面に貼り付ける。その後、スペーサーリング18を取り除く。表面保護テープ14を貼り付けた状態でウェハ16の裏面を研磨する。ウェハ16の裏面を研磨した後に、表面保護テープ14をウェハ16から剥がす。【選択図】図6
請求項(抜粋):
カッター刃を用いて表面保護テープをカットする工程と、 カットした前記表面保護テープの外周部とウェハの外周部との間にスペーサーリングを挟んだ状態で、前記表面保護テープを前記ウェハの表面に貼り付け、前記スペーサーリングを取り除く工程と、 前記表面保護テープを貼り付けた状態で前記ウェハの裏面を研磨する工程と、 前記ウェハの裏面を研磨した後に、前記表面保護テープを前記ウェハから剥がす工程とを備えることを特徴とする半導体装置の製造方法。
IPC (2件):
H01L 21/304 ,  H01L 21/683
FI (4件):
H01L21/304 622J ,  H01L21/304 631 ,  H01L21/304 622P ,  H01L21/68 N
Fターム (6件):
5F031CA02 ,  5F031DA15 ,  5F031MA22 ,  5F031MA37 ,  5F031MA38 ,  5F031MA39
引用特許:
出願人引用 (1件)
  • 半導体素子の製造方法
    公報種別:公開公報   出願番号:特願2005-006868   出願人:富士電機デバイステクノロジー株式会社

前のページに戻る