特許

J-GLOBAL ID：200903079122694950

マイクロ電極およびその製造方法

発明者： 寺田 知之 ,  野田 秀男 ,  坪井 敏宏 ,  田辺 慎一 ,  国本 幸紀 ,  森本 忠雄 ,  堀内 光明 ,  砂川 賢二 ,  佐藤 隆幸
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平11-047514
公開番号（公開出願番号）：特開2000-237155
出願日： 1999年02月25日
公開日（公表日）： 2000年09月05日
要約：

【要約】【課題】 貫通電極および配線層の破損または断線などの不具合を検出できる高性能なマイクロ電極およびその製造方法を提供する。【解決手段】 複数の配線層6を有するマイクロ電極であって、配線層6の近傍に不具合検出用配線層7を有するものである。また、本発明のマイクロ電極の製造方法は、複数の配線層6を有するマイクロ電極における配線層6を形成する工程と同時の工程を使用して、配線層6の近傍に不具合検出用配線層7を形成する工程を有するものである。

請求項（抜粋）：

複数の配線層を有するマイクロ電極であって、前記配線層の近傍に不具合検出用配線層を有することを特徴とするマイクロ電極。

IPC (4件)：

A61B 5/0408 ,  A61B 5/0478 ,  A61B 5/0492 ,  H01L 21/3205

FI (3件)：

A61B 5/04 300 J ,  A61B 5/04 300 E ,  H01L 21/88 Z

Fターム (5件)：

5F033HH13 ,  5F033HH17 ,  5F033PP06 ,  5F033VV12 ,  5F033XX37

引用特許：

審査官引用 (2件)

• 導電パターンの検査方法と基板および液晶パネルの製造方法
  公報種別：公開公報   出願番号：特願平4-148764   出願人：ソニー株式会社
• 特開平2-051245