特許
J-GLOBAL ID:200903079128924940

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 坪内 康治
公報種別:公開公報
出願番号(国際出願番号):特願平8-248545
公開番号(公開出願番号):特開平9-130155
出願日: 1996年08月30日
公開日(公表日): 1997年05月16日
要約:
【要約】【課題】 NPNとPNPのパワートランジスタをバイアス回路とともにSEPP接続する場合の製造の手間を軽減でき、また、良好な温度補償を行える半導体装置を提供する。【解決手段】 第1の半導体装置20にNPN型パワートランジスタ21と同一半導体基板上にバイアス用の普通のダイオード22を形成し、第2の半導体装置30のPNP型パワートランジスタ31と同一基板上には、1または複数のショットキーバリア型のダイオード321 〜32n を形成する。NPN型とPNPのパワートランジスタのベース-エミッタ間順方向電圧降下の合計をEとして、ダイオード22の順方向電圧降下V1 はEより小さく、かつ、約E/2と異なる任意の一定値とし、ショットキーバリアダイオード全体の順方向降下電圧V2 を約(E-V1 )の所定値となるようにした。
請求項(抜粋):
半導体基板上にNPN型パワートランジスタが形成された第1の半導体装置と、半導体基板上に第1の半導体装置のNPN型パワートランジスタと相補トランジスタ対を成すPNP型パワートランジスタが形成された第2の半導体装置とによりSEPP接続が可能とした半導体装置であって、第1の半導体装置にはNPN型パワートランジスタと同一半導体基板上にバイアス回路用の1又は直列接続された複数のダイオードを形成し、該ダイオードのアノード側端部をNPN型パワートランジスタのベースと接続するとともにカソード側端部をバイアス端子と接続し、第2の半導体装置にはPNP型パワートランジスタと同一半導体基板上にバイアス回路用の1又は直列接続された複数のダイオードを形成し、該ダイオードのカソード側端部をPNP型パワートランジスタのベースと接続するとともにアノード側端部をバイアス端子と接続した半導体装置において、第1の半導体装置のNPN型パワートランジスタと第2の半導体装置のPNP型パワートランジスタのベース-エミッタ間順方向電圧降下の合計をEとして、第1,第2の半導体装置の内、一方はバイアス回路用のダイオード全体の順方向電圧降下V1 をEより小さく、かつ、約E/2以外の任意の一定値とし、第1,第2の半導体装置の内、他方はバイアス回路用のダイオードをショットキーバリアダイオードで形成し、かつ、ダイオード全体の順方向降下電圧V2 を約(E-V1 )の所定値となるようにしたこと、を特徴とする半導体装置。
IPC (2件):
H03F 1/30 ,  H03F 3/30
FI (2件):
H03F 1/30 A ,  H03F 3/30
引用特許:
審査官引用 (10件)
  • 特開昭50-074976
  • 特開昭50-074976
  • 特開昭56-076615
全件表示

前のページに戻る