特許

J-GLOBAL ID：200903079279279981

遅延時間が設定可能な遅延回路およびその遅延時間測定方法

発明者： 栗原 直樹 ,  飯田 淳 ,  飯沼 義和
出願人/特許権者： ローム株式会社
代理人 (1件)： 梶山 佶是 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-266504
公開番号（公開出願番号）：特開2001-094403
出願日： 1999年09月21日
公開日（公表日）： 2001年04月06日
要約：

【要約】【課題】設定された遅延時間のテストが高精度にできる遅延時間が設定可能な遅延回路およびその遅延時間測定方法を提供することにある。【解決手段】複数の遅延素子を従属接続して選択信号に応じてその各段の出力の1つを選択して所定の遅延時間を入力信号に対して設定して出力する遅延素子部と、出力を受けるインバータと、制御信号に応じてONしてこのインバータの出力を遅延素子部の入力に帰還して遅延素子部とインバータとによりリング発振回路を形成するスイッチ回路と、リング発振回路の出力を受ける1/n分周回路(ただしnは2以上の整数)とを備えていて、1/n分周回路と遅延素子部とインバータとスイッチ回路とがICとして集積され入力端子および1/n分周回路の出力を外部に出力する出力端子とがICに設けられ、遅延素子の遅延時間の測定のために入力端子から入力された信号に応じて選択信号および制御信号を発生してリング発振回路の出力を出力端子に得るものである。

請求項（抜粋）：

複数の遅延素子を従属接続して選択信号に応じてその各段の出力の1つを選択して所定の遅延時間を入力信号に対して設定して出力する遅延素子部と、前記出力を受けるインバータと、制御信号に応じてONしてこのインバータの出力を前記遅延素子部の入力に帰還して前記遅延素子部と前記インバータとによりリング発振回路を形成するスイッチ回路と、前記リング発振回路の出力を受ける1/n分周回路(ただしnは2以上の整数)とを備え、前記1/n分周回路と前記遅延素子部と前記インバータと前記スイッチ回路とがICとして集積され入力端子および前記1/n分周回路の出力を外部に出力する出力端子とが前記ICに設けられ、前記遅延素子の遅延時間の測定のために前記入力端子から入力された信号に応じて前記選択信号および前記制御信号を発生して前記リング発振回路の出力を前記出力端子に得ることを特徴とする遅延時間が設定可能な遅延回路。

IPC (2件)：

H03K 5/13 ,  G01R 31/28

FI (2件)：

H03K 5/13 ,  G01R 31/28 V

Fターム (10件)：

2G032AA03 ,  2G032AD06 ,  2G032AK11 ,  5J001BB00 ,  5J001BB07 ,  5J001BB12 ,  5J001BB20 ,  5J001BB21 ,  5J001BB24 ,  5J001DD09

引用特許：

出願人引用 (2件)

• 遅延装置及び遅延測定装置
  公報種別：公開公報   出願番号：特願平7-146133   出願人：富士通株式会社
• 特開昭63-016712
  

審査官引用 (2件)

• 遅延装置及び遅延測定装置
  公報種別：公開公報   出願番号：特願平7-146133   出願人：富士通株式会社
• 特開昭63-016712