特許

J-GLOBAL ID：200903094353259407

遅延装置及び遅延測定装置

発明者： 山▲崎▼ 博
出願人/特許権者： 富士通株式会社
代理人 (1件)： 大菅 義之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-146133
公開番号（公開出願番号）：特開平8-340241
出願日： 1995年06月13日
公開日（公表日）： 1996年12月24日
要約：

【要約】【目的】本発明の目的は、回路規模を増大させることなく、大きな遅延を施すことのできる遅延装置を提供することである。【構成】リングオシレータ31は、バッファが複数段直列に接続された多相出力の発振器であり、最終段の出力が反転されて初段のバッファに帰還されている。デコーダ32は、外部から与えられる設定すべき遅延量を示すディジタル値の下位4ットのデータDL に応じてリングオシレータ31の出力の1つを選択する。カウンタ33は、デコーダ32の出力を計数し、計数結果が設定された回数nc(ディジタル値の上位4ビットのデータDH により決まる回数)と等しくなったとき遅延信号を出力する。すなわち、カウンタ33からは、上位データDH 及び下位データDL に比例した遅延量を持った信号が出力される。

請求項（抜粋）：

多相出力のリングオシレータと、前記リングオシレータの出力をデコードするデコーダと、前記デコーダの出力をカウントし、カウント結果が予め設定された回数に達したとき遅延信号を出力するカウンタとを備えることを特徴とする遅延装置。

IPC (2件)：

H03K 5/135 ,  G01R 31/28

FI (2件)：

H03K 5/135 ,  G01R 31/28 V

引用特許：

審査官引用 (1件)

• A/D変換回路
  公報種別：公開公報   出願番号：特願平4-058027   出願人：日本電装株式会社