バス制御装置及び情報処理システム

発明者： ,
出願人/特許権者：
代理人 (1件)：特許業務法人池内・佐藤アンドパートナーズ
公報種別：公開公報
出願番号（国際出願番号）：特願2002-359980
公開番号（公開出願番号）：特開2004-194014
出願日： 2002年12月11日
公開日（公表日）： 2004年07月08日
要約：

【課題】複数の共有メモリを必要とせずに、CPU等の外部装置とローカルメモリとの間のアクセスの待機時間を短くして、システム全体のパフォーマンスを向上させ得るバス制御装置、及びこれを用いた情報処理システムを提供することにある。【解決手段】外部インターフェース2と、内部ユニット3と、メモリインターフェース4と、内部バス7とを有するバス制御装置において、メモリインターフェース4に内部バス7の使用状況を監視させ、内部ユニット3が内部バス7を使用していない場合に、外部インターフェース2のみが内部バス7を使用できる優先区間を設定し、優先区間において内部ユニット3による内部バス7の使用を制限させる。【選択図】図1

請求項（抜粋）：

外部の装置に外部のシステムバスを介して接続される外部インターフェースと、内部ユニットと、外部のローカルメモリに接続されるメモリインターフェースと、前記外部インターフェース及び前記内部ユニットと前記メモリインターフェースとの間を少なくとも接続する内部バスとを有するバス制御装置であって、前記メモリインターフェースは、前記外部インターフェース及び前記内部ユニットによる前記内部バスの使用状況を監視し、前記内部ユニットが前記内部バスを使用していない場合に、前記外部インターフェースのみが前記内部バスを使用できる優先区間を設定し、前記優先区間において前記内部ユニットによる前記内部バスの使用を制限させることを特徴とするバス制御装置。

IPC (2件)：

H04L12/40 , G06F13/362

FI (2件)：

H04L12/40 Z , G06F13/362 510D

Fターム (8件)：

5B061BA01 , 5B061BB15 , 5K032CA11 , 5K032CA20 , 5K032CB00 , 5K032DA01 , 5K032DB19 , 5K032DB22

引用特許：

審査官引用 (1件)

データバス転送方法
公報種別：公開公報出願番号：特願平6-131564 出願人：三菱電機株式会社

前のページに戻る