特許

J-GLOBAL ID：200903079410893569

半導体記憶装置

発明者： 佐藤 一 ,  石田 喜幸
出願人/特許権者： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平7-304663
公開番号（公開出願番号）：特開平9-147553
出願日： 1995年11月22日
公開日（公表日）： 1997年06月06日
要約：

【要約】【課題】セルフリフレッシュを含むスタンバイ時において、コラム系回路のスタンバイ電流を削減することにより、消費電流を低減する。【解決手段】ロウアドレスストローブ信号RASバーに基づいて動作するロウアドレスバッファ14、ロウデコーダ16及びロウ系制御回路18は電源配線46に接続されて電源VCCを供給される。コラムアドレスストローブ信号CASバーに基づいて動作するコラムアドレスバッファ20、コラムデコーダ22、データ入力バッファ28、データ出力バッファ30、ライトアンプ32及びデータアンプ34は電源配線48に接続される。電源供給トランジスタ44はアクティブ時にオンして配線48に電源VCCを供給し、セルフリフレッシュを含むスタンバイ時においてオフして配線48への電源VCCの供給を遮断する。

請求項（抜粋）：

メモリセルアレイと、ロウアドレスストローブ信号に基づいて動作するロウ系回路と、コラムアドレスストローブ信号に基づいて動作するコラム系回路とを備え、前記メモリセルアレイのセルフリフレッシュを行うようにした半導体記憶装置において、前記ロウ系回路には第1の電源を動作電源として供給し、前記コラム系回路にはアクティブ時において前記第1の電源を動作電源として供給し、セルフリフレッシュを含むスタンバイ時において前記第1の電源よりも能力の低い第2の電源を動作電源として供給するようにした半導体記憶装置。

引用特許：

審査官引用 (4件)

• セルフリフレッシュによるDRAMの電力管理装置および方法
  公報種別：公開公報   出願番号：特願平5-065555   出願人：テキサスインスツルメンツインコーポレイテツド
• 特開平4-291091
  
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平5-060768   出願人：富士通株式会社, 富士通ヴィエルエスアイ株式会社
• 特開平4-291091