特許
J-GLOBAL ID：200903079523971302

薄膜トランジスタの製造方法

発明者：
市村 公二

市村 公二 について

, 
堀田 豪

堀田 豪 について


出願人/特許権者：
大日本印刷株式会社

大日本印刷株式会社 について


代理人 (1件)： 米田 潤三 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-174168
公開番号（公開出願番号）：特開平9-005790
出願日： 1995年06月16日
公開日（公表日）： 1997年01月10日
要約：
【要約】【目的】 基板の下面側からの背面露光を行って半導体チャネル層のパターニングを行う際に、短時間でレジスト層の十分な露光を行うことができる薄膜トランジスタの製造方法を提供する。【構成】 透明な基板上に不透明なゲート電極を形成する工程、前記ゲート電極の形成領域を含めた前記基板全面に、透明な絶縁層を介して半導体チャネル層および不純物ドープ層を順に形成する工程、前記不純物ドープ層上の全面に、可視光に感度を有するレジスト層を形成する工程、前記基板の下面側から光を照射し、前記ゲート電極をマスクとして前記レジスト層を露光する工程、前記レジスト層を現像し、露光部を除去する工程、および、前記レジスト層の非露光部をマスクとして用い、前記半導体チャネル層および前記不純物ドープ層をエッチングし、不必要な半導体チャネル層および不純物ドープ層を除去する工程、を有し、露光を行う光として、半導体チャネル層や不純物ドープ層に吸収され易い紫外光域の光ではなく、可視光域の光を用いることができ、短時間でレジスト層の十分な露光を行うことができる。
請求項（抜粋）：
透明な基板上に不透明なゲート電極を形成する工程、前記ゲート電極の形成領域を含めた前記基板全面に、透明な絶縁層を介して半導体チャネル層および不純物ドープ層を順に形成する工程、前記不純物ドープ層上の全面に、可視光に感度を有するレジスト層を形成する工程、前記基板の下面側から光を照射し、前記ゲート電極をマスクとして前記レジスト層を露光する工程、前記レジスト層を現像し、露光部を除去する工程、および、前記レジスト層の非露光部をマスクとして用い、前記半導体チャネル層および前記不純物ドープ層をエッチングし、不必要な半導体チャネル層および不純物ドープ層を除去する工程、を有することを特徴とする薄膜トランジスタの製造方法。
IPC (3件)：
G02F 1/136 500 ,  H01L 29/786 ,  H01L 21/336
FI (2件)：
G02F 1/136 500 ,  H01L 29/78 616 N
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM