特許

J-GLOBAL ID：200903079554625976

エンベディッドアレイを備えた半導体装置及びその製造方法並びに記録媒体

発明者： 横田 昇 ,  大庭 久芳 ,  小杉 騰 ,  田原 宗弘
出願人/特許権者： 富士通株式会社
代理人 (1件)： 松本 眞吉
公報種別：公開公報
出願番号（国際出願番号）：特願平10-309811
公開番号（公開出願番号）：特開2000-138292
出願日： 1998年10月30日
公開日（公表日）： 2000年05月16日
要約：

【要約】【課題】僅かな開発期間延長で、エンベディッドアレイ中のトランジスタの不要領域を削除することにより消費電力を低減する。【解決手段】(S1)基本セルが格子状に配列されたエンベッディッドアレイを備えた半導体集積回路を設計して製造し、(S2)製造された半導体集積回路の動作が要求仕様を満たすかどうかを試験し、(S4)該動作が要求仕様を満たす場合に、コンタクトホールのレイアウトデータに基づき基本セルの不使用領域を検出して削除することにより該エンベディッドアレイのレイアウトパターンデータを修正し、(S5)修正されたレイアウトパターンのマスクを作成し、(S6)該マスクを修正前のマスクと置き換えて、不使用領域が削除された半導体集積回路を製造する。

請求項（抜粋）：

基本セルが格子状に配列されたエンベディッドアレイを備えた半導体装置において、欠けているコンタクトホールに対応した不純物領域の一部が削除されていることを特徴とする半導体装置。

IPC (3件)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 27/118

FI (2件)：

H01L 27/08 102 G ,  H01L 21/82 M

Fターム (25件)：

5F048AA01 ,  5F048AA09 ,  5F048AB02 ,  5F048AC01 ,  5F048BA01 ,  5F048BB01 ,  5F048BB05 ,  5F048BF15 ,  5F048BG12 ,  5F048CC13 ,  5F064AA03 ,  5F064AA04 ,  5F064BB02 ,  5F064BB12 ,  5F064BB33 ,  5F064CC09 ,  5F064DD03 ,  5F064DD14 ,  5F064DD20 ,  5F064EE03 ,  5F064FF02 ,  5F064FF14 ,  5F064FF52 ,  5F064HH02 ,  5F064HH06

引用特許：

審査官引用 (4件)

• 半導体装置およびそのレイアウト方法
  公報種別：公開公報   出願番号：特願平4-344806   出願人：三菱電機株式会社
• 半導体集積回路
  公報種別：公開公報   出願番号：特願平7-305923   出願人：ソニー株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平3-231065   出願人：オリンパス光学工業株式会社
• マスタースライス方式集積回路装置
  公報種別：公開公報   出願番号：特願平7-303161   出願人：セイコーエプソン株式会社