特許
J-GLOBAL ID：200903079611498250
ジッタ解析方法、ジッタ解析装置及びジッタ解析プログラム
発明者：
出願人/特許権者：
代理人 (1件)：
徳丸 達雄
公報種別：公開公報
出願番号（国際出願番号）：特願2004-211168
公開番号（公開出願番号）：特開2006-031510
出願日： 2004年07月20日
公開日（公表日）： 2006年02月02日
要約：
【課題】 LSIの外部出力信号について、電源ノイズの発生とそれに起因するジッタの両者を統合的に実時間で解析できる方法、装置、プログラムを提供する。【解決手段】LSIレイアウト設計データ601から電源配線の抵抗、容量、インダクタンスを抽出し電源LRCモデル606を作成する。解析モデル作成手段812は、これにトランジスタ回路モデル610、ノイズ源モデル607、シリコン基板モデル608、静電容量モデル609、パッケージ/ボードモデル611を接続し、電源ノイズ解析用モデル813とジッタ解析用モデル817を作成する。解析実行手段814は、最初のシミュレーションで電源ノイズ波形データ816を得、2回目のシミュレーションで電源ノイズ波形データ816を用いてジッタ解析データ815を得る。【選択図】 図8
請求項（抜粋）：
回路レイアウトデータから電源の配線抵抗、配線容量、配線インダクタンスを抽出し電源LRCモデルを作成するステップと、
前記電源LRCモデルにトランジスタモデルを接続し解析モデルを作成するステップと、
前記解析モデルに対して回路シミュレーションを行ってジッタ解析データを出力するステップとを有することを特徴とするジッタ解析方法。
IPC (2件)：
FI (5件)：
G06F17/50 666V
, G06F17/50 662G
, G06F17/50 666L
, H01L21/82 T
, H01L21/82 C
5B046AA08
, 5B046BA04
, 5B046JA04
, 5F064EE42
, 5F064EE43
, 5F064EE44
, 5F064EE45
, 5F064HH06
, 5F064HH09
