特許

J-GLOBAL ID：200903079673830189

半導体集積回路装置及びその製造方法

発明者： 豊永 昌彦 ,  田中 康弘 ,  岡崎 薫 ,  都筑 香津生 ,  木村 文浩
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-268189
公開番号（公開出願番号）：特開平10-111864
出願日： 1996年10月09日
公開日（公表日）： 1998年04月28日
要約：

【要約】【課題】 半導体集積回路装置の開発期間を短縮すると共に、回路の高性能化かつ低コスト化を図る。【解決手段】 LSIコアとしてのRAM基板11A及びMPU基板11Bとパッケージング後に回路を特定できるFPGA基板12とには、各基板の主面上に、各集積回路に電気的に接続されているパッド51a,51b,52aがそれぞれ形成されている。半導体チップの張り合わせ技術を用いて、RAM基板11Aの主面11a及びMPU基板11Bの主面11bとFPGA基板12の主面12aとが、各パッド51a,51b,52aに、はんだ又は金等よりなるボール14をそれぞれ挟み、対向して接続されることにより、RAM、MPU及びFPGAはそれぞれ電気的に接続されている。

請求項（抜粋）：

第1の半導体基板の主面上に形成されている第1の集積回路と、第2の半導体基板の主面上に形成されており、冗長配線を有し且つ外部端子から入力される電気信号によって前記冗長配線が接続又は切断されることにより回路が特定される第2の集積回路と、前記第1の半導体基板の主面上に形成されており、前記第1の集積回路と電気的に接続されている第1のパッドと、前記第2の半導体基板の主面上に形成されており、前記第2の集積回路と電気的に接続されている第2のパッドとを備え、前記第1の半導体基板の主面と前記第2の半導体基板の主面とが対向し且つ前記第1のパッドと前記第2のパッドとが接続されることにより、前記第1の集積回路と前記第2の集積回路とは電気的に接続されていることを特徴とする半導体集積回路装置。

IPC (5件)：

G06F 15/78 510 ,  H01L 21/82 ,  H01L 25/065 ,  H01L 25/07 ,  H01L 25/18

FI (4件)：

G06F 15/78 510 K ,  H01L 21/82 A ,  H01L 21/82 R ,  H01L 25/08 B

引用特許：

審査官引用 (4件)

• 半導体集積回路
  公報種別：公開公報   出願番号：特願平4-294579   出願人：株式会社東芝
• 特開昭62-159448
  
• 特開昭62-159448
  
• 特開平2-005455