特許
J-GLOBAL ID：200903079695429607

薄膜トランジスタ及びそれを用いた液晶表示装置

発明者：
瀬角 康人

瀬角 康人 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-401843
公開番号（公開出願番号）：特開2002-203970
出願日： 2000年12月28日
公開日（公表日）： 2002年07月19日
要約：
【要約】【課題】 製造工程時のゲート・ドレイン間の形成容量の変動を低減する薄膜トランジスタ、及び、画像表示上の品質不良を低減する液晶表示装置を提供する。【解決手段】 画素電極と、画素電極にドレイン電極を介して接続されてなる薄膜トランジスタとをマトリクス状に配列してなる液晶表示装置において、薄膜トランジスタは、そのゲート電極5の対向する2つの端部のうちの一の端部を含むゲート電極の領域と重なるように形成された第一のドレイン電極2-1と、第一のドレイン電極2-1と対称に形成され、かつ、ゲート電極5の他の端部を含むゲート電極の領域と重なるように形成された第二のドレイン電極2-2とを有する。
請求項（抜粋）：
ドレイン電極とゲート電極を有した薄膜トランジスタにおいて、前記ゲート電極に対して前記ドレイン電極の位置関係が、所定の位置関係からずれた場合でも、ゲート電極とドレイン電極との重なり部分で生じる形成容量が一定となるように、形成容量の変化を抑制する容量変動抑制手段を有することを特徴とする薄膜トランジスタ。
IPC (4件)：
H01L 29/786 ,  G02F 1/1368 ,  G09F 9/30 338 ,  H01L 21/336
FI (5件)：
G02F 1/1368 ,  G09F 9/30 338 ,  H01L 29/78 616 S ,  H01L 29/78 612 D ,  H01L 29/78 616 T
Fターム (49件)：
2H092JA26 ,  2H092JA29 ,  2H092JA38 ,  2H092JA42 ,  2H092JA44 ,  2H092JB13 ,  2H092JB23 ,  2H092JB32 ,  2H092JB33 ,  2H092JB38 ,  2H092KA05 ,  2H092KA07 ,  2H092KA16 ,  2H092KA18 ,  2H092MA05 ,  2H092MA08 ,  2H092MA14 ,  2H092MA15 ,  2H092MA16 ,  2H092MA18 ,  2H092MA19 ,  2H092MA20 ,  2H092MA27 ,  2H092MA35 ,  2H092MA37 ,  2H092MA41 ,  2H092NA24 ,  2H092NA25 ,  2H092NA27 ,  2H092NA29 ,  2H092PA06 ,  5C094AA03 ,  5C094BA03 ,  5C094BA43 ,  5C094CA19 ,  5C094EA04 ,  5C094EA07 ,  5F110AA02 ,  5F110AA04 ,  5F110AA30 ,  5F110BB01 ,  5F110CC07 ,  5F110EE24 ,  5F110HM04 ,  5F110HM12 ,  5F110HM13 ,  5F110HM20 ,  5F110NN72 ,  5F110NN77
引用特許：
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM