特許

J-GLOBAL ID：200903079738881908

回路部品の実装構造

発明者： 小泉 孝雄
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 小橋川 洋二
公報種別：公開公報
出願番号（国際出願番号）：特願平6-306940
公開番号（公開出願番号）：特開平8-148800
出願日： 1994年11月16日
公開日（公表日）： 1996年06月07日
要約：

【要約】 (修正有)【目的】基板に設けられたキャビティ内に回路部品を実装し、キャビティをキャップで覆うような実装構造について、その実装密度を高める。【構成】多層誘電体基板1の内層にある信号線路から表層までをくり貫いて形成したキャビティ16を封止するためのキャップ2を多層基板により形成し、SMD部品(表面実装用部品)3をこのキャップ2の表面に実装可能な構造とした。すなわち、キャップ2の表層にはSMD部品3を実装するためのパターン8、内層には配線用のパターン23、裏面には全面にグランドパターン6をそれぞれ形成し、パターン8とパターン23とを接続するビア(接続部材)19をキャップ2内に設ける。また、キャップ2とモジュール1の配線を電気的に接続するためにそれぞれに端子パターンを設け、この端子同士を半田等により接続する。それぞれの端子は実装する際、噛み合うような構造としてある。

請求項（抜粋）：

基板に回路部品用キャビティを形成し、前記キャビティをキャップによって覆う回路部品の実装構造において、前記キャップに、パターンと、このパターンを基板のパターンと接続するための接続部とを設けるとともに、前記基板に前記接続部と基板のパターンとを接続するための接続部を設けたことを特徴とする回路部品の実装構造。

IPC (3件)：

H05K 1/18 ,  H01P 3/08 ,  H05K 3/46

引用特許：

審査官引用 (4件)

• ベアチツプLSIの実装構造
  公報種別：公開公報   出願番号：特願平3-266596   出願人：富士通株式会社
• 特公平4-073720
  
• 特開平2-077191
  
• 特公平3-000798