特許

J-GLOBAL ID：200903079776258769

メモリアクセス方式

発明者： 石橋 秀樹
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 山田 義人
公報種別：公開公報
出願番号（国際出願番号）：特願平10-058133
公開番号（公開出願番号）：特開平11-259358
出願日： 1998年03月10日
公開日（公表日）： 1999年09月24日
要約：

【要約】【構成】 同期バス方式のCPU12は、メモリカード16の所望のワードにハーフワード毎にアクセスする。メモリコントローラ14は、上位ハーフワードに対する読み出し要求に応答して、信号をメモリカード16から読み出すとともに、所定期間経過後にREADY信号をCPUに戻す。CPU12は、READY信号の立ち下がり期間にリード信号を取り込む。メモリコントローラ14は、READY信号の出力が中止された時点で、信号の読み出しを中止する。つまり、下位ハーフワードに対する読み出し要求が与えられても、これに応答して信号を読み出すことはない。【効果】 下位ハーフワードに対する読み出し要求が出力される間、アドレス信号をホールドできるため、同期バス方式でPCMCIAフォーマットを満足できる。

請求項（抜粋）：

メモリに設けられたかつ第1所定数のバイトからなる所望のワードに対して所定バイト単位でアクセス要求を出力するCPU、および前記アクセス要求に応答して前記所望のワードにアクセスするアクセス手段を備え、前記アクセス手段は前記第1所定数よりも少ない第2所定数のバイトに対するアクセスが終了したときアクセス不能化信号を出力するアクセス不能化手段を含む、メモリアクセス方式。

IPC (3件)：

G06F 12/00 564 ,  G06F 3/06 301 ,  G06F 3/08

FI (3件)：

G06F 12/00 564 A ,  G06F 3/06 301 M ,  G06F 3/08 C

引用特許：

審査官引用 (1件)

• データ処理システム
  公報種別：公開公報   出願番号：特願平9-301307   出願人：ブラザー工業株式会社