ダイナミックランダムアクセスメモリ

発明者： , , ,
出願人/特許権者：
代理人 (1件)：富田和子
公報種別：公開公報
出願番号（国際出願番号）：特願平6-161444
公開番号（公開出願番号）：特開平8-031197
出願日： 1994年07月13日
公開日（公表日）： 1996年02月02日
要約：

【要約】【目的】誤エントリ防止機能を有し、複数有するテストモード間の切り替えを短時間で行える半導体デバイスを提供する。【構成】通常モードから、ベンダテストモードにエントリするには、「スーパVcc+WCBRサイクル」を行い、さらに、アドレスキーを入力することが必要であるが、いずれかのモードにエントリしている状態から、他のモードへのエントリ(切り替える)は、WCBRサイクルの実行のみで可能となり、スーパVccの印加は不要とする手段を設けた構成にする。

請求項（抜粋）：

マトリクス状にメモリセルが配列されたダイナミックランダムアクセスメモリ(DRAM)において、メモリアドレスを特定する信号を受け付ける複数のアドレスピンと、DRAMに読み書きするデータを受け付ける複数のデータピンと、データのメモリへの書き込みを可能とするために、第1のデジタル信号を受け付けるライトイネーブル(WE)ピンと、前記アドレスピンに与えられた信号を、マトリクス状に配列されたメモリセルの行方向の位置を指定する信号として読み込むことを可能とするための、第2のデジタル信号を受け付けるローアドレスストローブ(Row Adressstorobe:RAS)ピンと、前記アドレスピンに与えられた信号を、マトリクス状に配列されたメモリセルの列方向の位置を指定する信号として読み込むことを可能とするための、第3のデジタル信号を受け付けるカラムアドレスストローブ(Column Adress storobe:CAS)ピンと、DRAM外部からのDRAMに対する複数種類のテストを実行するために、DRAM内部の状態を、テストの種類に応じて予め定められている、所定の状態にするテスト回路と、第1の所定の条件を満足するとき、複数存在するテストモードのうち、アドレスピンに与えられる信号のパターンに対して予め対応付けられているテストモードにエントリし、当該テストモードに対応付けられている、DRAM外部からのDRAMに対するテストの実行を可能とするため、テスト回路を起動し、一旦、第1の所定の条件を満足した場合で、さらに、第2の所定の条件を満足するとき、現在エントリしているテストモードから、アドレスピンに与えられる信号のパターンに対して予め対応付けられているテストモードにエントリし、当該テストモードに対応付けられているDRAM外部からのDRAMに対する新たなテストの実行を可能とするため前記テスト回路を起動するテストモード回路とを備え、該テストモード回路は、前記WEピンに前記第1のデジタル信号が与えられた状態で、前記CASピンに前記第3のデジタル信号が与えられた後に、前記RASピンに前記第2のデジタル信号が与えられた場合であって、前記アドレスピンおよびデータピンのいずれかのピンのうち予め特定されているピンに、所定値以上の電圧(スーパーVcc電圧)が印加された場合に、前記第1の所定の条件を満足したと判断し、アドレスピンに与えられる信号のパターンに応じたテストモードにエントリする第1エントリー部と、前記WEピンに前記第1のデジタル信号が与えられた状態で、前記CASピンに前記第3のデジタル信号が与えられた後に、前記RASピンに前記第2のデジタル信号が与えられた場合、前記第2の所定の条件を満足したと判断し、アドレスピンに与えられる信号のパターンに応じたテストモードにエントリする第2エントリー部とを備えることを特徴とするテスト機能を有するダイナミックランダムアクセスメモリ。

IPC (4件)：

G11C 29/00 303 , G01R 31/3185 , G01R 31/28 , G11C 11/401

FI (3件)：

G01R 31/28 W , G01R 31/28 B , G11C 11/34 371 A

引用特許：

出願人引用 (2件)

特開平1-245499
半導体メモリ
公報種別：公開公報出願番号：特願平4-175114 出願人：日本電気株式会社

前のページに戻る