特許
J-GLOBAL ID:200903079832367975
フラッシュメモリ、及びデータプロセッサ
発明者:
,
出願人/特許権者:
,
代理人 (1件):
玉村 静世
公報種別:公開公報
出願番号(国際出願番号):特願平5-018095
公開番号(公開出願番号):特開平5-325573
出願日: 1993年01月08日
公開日(公表日): 1993年12月10日
要約:
【要約】【目的】 ソースを共有するメモリセルのソースカップリング容量にばらつきがあっても、メモリセルの消去特性を揃えることができるフラッシュメモリを提供する。【構成】 フラッシュメモリセルのソースS1を共有する一対のメモリセルQ21,Q31において、該一対の一方のメモリセルのみ消去してから他方のメモリセルを消去する。即ち偶数行A2のメモリセルを消去し、次に奇数行A3のメモリセルを消去する。偶数行を消去中、奇数行には消去防止電圧を印加し、奇数行を消去中、偶数行には消去防止電圧を印加する。これにより、前記一対のメモリセル間におけるソースと浮遊ゲート間の容量結合比の相違が無視できる。
請求項(抜粋):
ソースを共有する一対のフラッシュメモリセルをマトリクス状に複数配置したメモリセルアレイと、前記フラッシュメモリセルの共通ソースに第1消去電圧を印加する第1の電圧印加手段と、前記フラッシュメモリセルのゲートに第2消去電圧又は消去阻止電圧を選択的に印加する第2の電圧印加手段と、前記第2の電圧印加手段に対して、一対のフラッシュメモリセルの内の一方のフラッシュメモリセルのゲートに第2消去電圧を印加させ、他方のフラッシュメモリセルのゲートに消去阻止電圧を印加させる選択手段と、を含んで成るものであることを特徴とするフラッシュメモリ。
IPC (2件):
FI (2件):
G11C 17/00 307 B
, G11C 17/00 309 C
引用特許:
出願人引用 (2件)
審査官引用 (6件)
-
特開昭61-127179
-
特公昭49-031376
-
特開昭57-125764
-
特開昭57-125764
-
フラツシユEEPROMセルのプログラム方法
公報種別:公開公報
出願番号:特願平4-053656
出願人:アドバンスト・マイクロ・デイバイシズ・インコーポレイテツド
-
特開昭57-045876
全件表示
前のページに戻る