特許

J-GLOBAL ID：200903079890063773

半導体装置

発明者： 佐藤 誠一
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平7-057342
公開番号（公開出願番号）：特開平8-255831
出願日： 1995年03月16日
公開日（公表日）： 1996年10月01日
要約：

【要約】【目的】 本発明は、多層配線の製造方法に係り、特に長くて体積の大きい電源配線等に接続するコンタクトホールの配置方法に関し、コンタクトホール底部での配線の剥離や断線不良をなくすような多層配線構造を得る。【構成】 多層配線構造を有する半導体装置において、大きな体積を有する第1の配線を上層配線とし、小さな体積を有する第2の配線を下層配線とし、前記第1と第2の配線を接続するビアは、前記第1の配線の下層にのみ形成されている。

請求項（抜粋）：

多層配線構造を有する半導体装置において、大きな体積を有する第1の配線を上層配線とし、小さな体積を有する第2の配線を下層配線とし、前記第1と第2の配線を接続するビアは、前記第1の配線の下層にのみ形成されていることを特徴とする半導体装置。

IPC (4件)：

H01L 21/768 ,  H01L 23/522 ,  H01L 27/04 ,  H01L 21/822

FI (3件)：

H01L 21/90 B ,  H01L 23/52 B ,  H01L 27/04 D

引用特許：

審査官引用 (3件)

• 特開平2-132835
  
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平5-002263   出願人：日本電気株式会社
• 特開平4-092430