特許
J-GLOBAL ID：200903079929238690
半導体デバイスおよびその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
特許業務法人原謙三国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2008-193464
公開番号（公開出願番号）：特開2009-055016
出願日： 2008年07月28日
公開日（公表日）： 2009年03月12日
要約：
【課題】複数の領域で異なる特性を有している量子ドットをもつ半導体デバイスの製造方法を提供する。【解決手段】第1の(平均表面格子)パラメータ値を有する少なくとも1つの第1の領域2と、上記第1のパラメータ値とは異なる第2のパラメータ値を有する少なくとも1つの第2の領域3とを含む半導体表面1上に、半導体層を堆積する工程を含んでいる。上記半導体層は、自己組織化アイランド6および7が形成される厚さまで堆積される。アイランド6および7上には、キャップ層8が堆積される。キャップ層の禁制バンドギャップは上記アイランドよりも大きいため、上記アイランドが量子ドットを形成する。これらの量子ドットは、上記第1の領域アイランドと第2の領域アイランドとの(複数の)差により、上記第1の領域および第2の領域とは異なる特性を有している。【選択図】図1c
請求項（抜粋）：
半導体表面を処理して、平均表面格子定数の第1の値を有する当該半導体表面の少なくとも1つの第1の領域と、上記第1の値とは異なる、平均表面格子定数の第2の値を有する上記半導体表面の少なくとも1つの第2の領域とを得る工程と、
上記少なくとも1つの第1の領域上および上記少なくとも1つの第2の領域上の両方に自己組織化アイランドが形成される厚さまで、上記半導体表面上に第2の半導体層を堆積する工程であって、上記第1の領域上の上記自己組織化アイランドは、パラメータの第1の平均値を有するように形成され、上記第2の領域上の上記自己組織化アイランドは、上記第1の値とは異なる、パラメータの第2の平均値を有するように形成される工程と、
上記第2の半導体層上にキャップ層を堆積することによって、上記自己組織化アイランドが量子ドットを形成する工程であって、上記第1の領域上の当該量子ドットは、上記第2の領域上の当該量子ドットとは異なる特性を有するように形成される工程とを含んでいる、半導体デバイスの製造方法。
IPC (4件)：
H01L 21/203
, H01L 33/00
, H01S 5/343
, H01L 27/10
H01L21/203 M
, H01L33/00 A
, H01S5/343 610
, H01L27/10 451
5F041AA12
, 5F041CA03
, 5F041CA05
, 5F041CA40
, 5F041CA65
, 5F041CA66
, 5F041CB22
, 5F083FZ10
, 5F083GA27
, 5F083HA06
, 5F083PR25
, 5F103AA04
, 5F103DD01
, 5F103GG01
, 5F103GG10
, 5F103HH04
, 5F103LL02
, 5F103LL03
, 5F103LL04
, 5F103LL20
, 5F103NN10
, 5F103PP20
, 5F103RR10
, 5F173AD02
, 5F173AD06
, 5F173AH22
