特許

J-GLOBAL ID：200903079979808764

超接合半導体素子およびその製造方法

発明者： 藤平 龍彦
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願平10-209267
公開番号（公開出願番号）：特開2000-040822
出願日： 1998年07月24日
公開日（公表日）： 2000年02月08日
要約：

【要約】【課題】オン抵抗と耐圧とのトレードオフ関係を改善し、高耐圧でありながらオン抵抗の低減による電流容量の増大が可能な超接合半導体素子、およびその簡易で量産性良く製造し得る製造方法を提供する。【解決手段】オン状態では電流を流すとともに、オフ状態では空乏化する半導体基体領域32が、複数の深さにほぼ周期的に交互に形成されたn埋め込み領域32b、p埋め込み領域32cとを有し、n埋め込み領域32b、p埋め込み領域32cがそれぞれ深さ方向にほぼ整列されている。製造方法としては、n- 高抵抗層32aをエピタキシャル法により積層し、n埋め込み領域32b、p埋め込み領域32cを不純物の拡散により形成する

請求項（抜粋）：

第一と第二の主面と、それぞれの主面に設けられた電極と、第一と第二の主面間に低抵抗層と、オン状態では電流を流すとともに、オフ状態では空乏化する第一導電型領域と第二導電型領域とを交互に配置した並列pn層からなる半導体基体領域とを備える超接合半導体素子において、半導体基体領域が第一の主面から所定の深さにほぼ周期的に交互に形成されたそれぞれ第二導電型、第一導電型の第一埋め込み領域、第二埋め込み領域を有することを特徴とする超接合半導体素子。

IPC (2件)：

H01L 29/78 ,  H01L 21/336

FI (2件)：

H01L 29/78 652 G ,  H01L 29/78 658 A

引用特許：

審査官引用 (1件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平8-293966   出願人：株式会社東芝