特許
J-GLOBAL ID：200903080018771488

電極および半導体装置の製造方法

発明者：
浅見 幸雄

浅見 幸雄 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2000-275695
公開番号（公開出願番号）：特開2002-093811
出願日： 2000年09月11日
公開日（公表日）： 2002年03月29日
要約：
【要約】【課題】チップ間の接続本数に影響を受けないような微小かつ寸法精度の高い電極の製造方法、および当該電極を備えた半導体装置の製造方法を提供する。【解決手段】半導体チップの配線パターン上に絶縁膜11を形成する工程と、絶縁膜11上に電極を形成する位置に開口を有するマスク層12を形成する工程と、マスク層12をマスクとして開口部内の絶縁膜を除去して配線パターンの一部を露出させる工程と、全面に導電体層を形成する工程と、配線パターン上の導電体層14aを残しながらマスク層12上に形成された導電体層を除去する工程と、マスク層12を除去する工程とを有する。
請求項（抜粋）：
半導体集積回路素子および配線パターンが形成された半導体チップ上に少なくとも一つの電極を形成する方法であって、前記半導体チップの前記配線パターン上に絶縁膜を形成する工程と、前記絶縁膜上に前記電極を形成する位置に開口を有するマスク層を形成する工程と、前記マスク層をマスクとして開口部内の前記絶縁膜を除去して前記配線パターンの一部を露出させる工程と、前記露出した配線パターンおよび前記マスク層上に導電体層を形成する工程と、前記露出した配線パターン上に形成された前記導電体層を残しながら、前記マスク層上に形成された前記導電体層を除去する工程と、前記マスク層を除去する工程とを有する電極の製造方法。
IPC (3件)：
H01L 21/3205 ,  H01L 21/306 ,  H01L 21/768
FI (3件)：
H01L 21/88 T ,  H01L 21/306 M ,  H01L 21/90 A
Fターム (37件)：
5F033HH07 ,  5F033HH08 ,  5F033HH11 ,  5F033HH33 ,  5F033JJ01 ,  5F033JJ08 ,  5F033JJ11 ,  5F033JJ33 ,  5F033KK08 ,  5F033KK11 ,  5F033KK33 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ13 ,  5F033QQ16 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ92 ,  5F033QQ94 ,  5F033RR04 ,  5F033RR06 ,  5F033SS11 ,  5F033VV07 ,  5F033XX03 ,  5F043AA26 ,  5F043AA27 ,  5F043DD16 ,  5F043GG04
引用特許：
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM