半導体装置の製造方法及び半導体装置

発明者： , , , , , , , , ,
出願人/特許権者：
代理人 (1件)：高橋敬四郎
公報種別：公開公報
出願番号（国際出願番号）：特願平9-361140
公開番号（公開出願番号）：特開平11-195665
出願日： 1997年12月26日
公開日（公表日）： 1999年07月21日
要約：

【要約】【課題】バンプ電極の配列ピッチの微細化に適した半導体装置の製造方法及び半導体装置を提供する。【解決手段】主表面の一部の領域に導電性材料からなるパッドが露出し、主表面の他の領域が第1の絶縁膜で覆われている半導体基板を準備する。第1の絶縁膜及びパッドの上に、下地導電膜を形成する。下地導電膜の上に、厚さ50μm以上のフォトレジスト膜を形成する。フォトレジスト膜のパッドに対応する位置に、下地導電膜の表面を露出させる開口を形成する。開口の底面に露出した下地導電膜上に、導電性のバンプ電極を堆積する。フォトレジスト膜を除去する。

請求項（抜粋）：

主表面の一部の領域に導電性材料からなるパッドが露出し、主表面の他の領域が第1の絶縁膜で覆われている半導体基板を準備する工程と、前記第1の絶縁膜及び前記パッドの上に、下地導電膜を形成する工程と、前記下地導電膜の上に、粘度が3000〜4000cpsのフォトレジスト原料液を塗布し、厚さが200μmのときの波長436nmにおける紫外線透過率が90%以上となる材料からなる厚さ50μm以上のフォトレジスト膜を形成する工程と、前記フォトレジスト膜の前記パッドに対応する位置に、前記下地導電膜の表面を露出させる開口を形成する工程と、前記開口の底面に露出した前記下地導電膜上に、導電性のバンプ電極を堆積する工程と、前記フォトレジスト膜を除去する工程とを有する半導体装置の製造方法。

FI (2件)：

H01L 21/92 604 S , H01L 21/92 604 B

引用特許：

審査官引用 (6件)

特開昭53-065663
特開昭63-160250
バンプ表面処理方法
公報種別：公開公報出願番号：特願平3-191290 出願人：シチズン時計株式会社

全件表示

前のページに戻る