特許
J-GLOBAL ID：200903080076098068

半導体パッケージおよびその製造方法

発明者：
大井田 充

大井田 充 について

, 
青木 秀夫

青木 秀夫 について

, 
岩崎 博

岩崎 博 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平7-169644
公開番号（公開出願番号）：特開平9-022968
出願日： 1995年07月05日
公開日（公表日）： 1997年01月21日
要約：
【要約】 (修正有)【課題】 薄形・コンパクトで、かつ高信頼性を有する半導体パッケージ、および半導体パッケージを低コスト・高歩留まりに製造できる製造方法の提供。【解決手段】 導体端子8a面に突起電極8bが設けられた配線部を一主面に備えた基板8と、基板8の突起電極8bに、電極パッド9a面に設けられた突起電極9bを対応させてフェースダウン型に接続・実装した半導体チップ9と、半導体チップ9の下面および基板8の上面間を充填する樹脂層10と、配線部に電気的に接続し、かつ基板8の他主面側に導出・露出させた平面型の外部接続用端子8cとを具備する半導体パッケージである。
請求項（抜粋）：
導体端子面に突起電極が設けられた配線部を一主面に備えた基板と、前記基板の突起電極に、電極パッド面に設けられた突起電極を対応させてフェースダウン型に接続・実装した半導体チップと、前記半導体チップの下面および基板の上面間を充填する樹脂層と、前記配線部に電気的に接続し、かつ基板の他主面側に導出・露出させた平面型の外部接続用端子とを具備して成ることを特徴とする半導体パッケージ。
IPC (2件)：
H01L 23/28 ,  H01L 21/60 311
FI (2件)：
H01L 23/28 Z ,  H01L 21/60 311 Q
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM