特許
J-GLOBAL ID：200903080154577962
集積回路の設計方法
発明者：
出願人/特許権者：
代理人 (1件)：
横川 邦明
公報種別：公開公報
出願番号（国際出願番号）：特願平6-069905
公開番号（公開出願番号）：特開平7-254017
出願日： 1994年03月15日
公開日（公表日）： 1995年10月03日
要約：
【要約】【目的】 集積回路の配線による応答時間の遅延の判定基準を定量化して、配線による応答時間の遅延を考慮して駆動側インバータのゲート幅の最適寸法を決定する。【構成】 半導体基板上に駆動側インバータ及び負荷側インバータを形成し、それらの間をアルミ配線することによって形成される集積回路の設計方法である。駆動側インバータと負荷側インバータとを結ぶ配線の容量を算出し、算出した配線容量を等価的に負荷側インバータの容量に付加してファンアウトFを計算し、このファンアウトFをシステム定数Kと比較し、この比較結果に基づいて駆動側インバータのゲート幅Wを決定する。これにより、最適な回路レイアウトを1回の処理だけで決定できる。
請求項（抜粋）：
半導体基板上に多数の回路要素を配置し、それらの間を配線して形成される集積回路の設計方法において、駆動側回路要素と負荷側回路要素とを結ぶ配線の容量を算出し、算出した配線容量を等価的に負荷側回路要素の容量に付加してファンアウトを計算し、このファンアウト値をシステム定数と比較し、この比較結果に基づいて駆動側回路要素の素子幅を調節することを特徴とする集積回路の設計方法。
IPC (2件)：
引用特許：
前のページに戻る
