特許
J-GLOBAL ID：200903080219124073
マイクロプロセッサおよび記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
酒井 昭徳
公報種別：公開公報
出願番号（国際出願番号）：特願平11-313323
公開番号（公開出願番号）：特開2001-134486
出願日： 1999年11月04日
公開日（公表日）： 2001年05月18日
要約：
【要約】【課題】 マイクロプロセッサおよび記憶装置において、たとえば画像処理のように大規模データを処理する場合であっても高速で小容量なローカルメモリを有効に働かせること。【解決手段】 マイクロプロセッサ1の外部にメインメモリ2と、メインメモリ2よりも高速なローカルメモリ3を接続する。メインメモリ2にはロードモジュール全体が展開され、ローカルメモリ3にはメインメモリ2に展開されたロードモジュールの中の命令コードの一部または全部を格納する。データ用メモリ管理ユニット63はロードモジュール全体の論理アドレスをメインメモリ2の物理アドレスへ変換する。命令用メモリ管理ユニット62は、ローカルメモリ3に格納された命令コードの論理アドレスをローカルメモリ3の物理アドレスへ変換する。CPUコア6は命令の実行時にローカルメモリ3から命令コードを取得する。
請求項（抜粋）：
互いに異なる物理アドレスを有する複数の記憶手段が外部に接続されるマイクロプロセッサであって、前記複数の記憶手段のうちの第1の記憶手段に格納されたロードモジュールの論理アドレスに、前記第1の記憶手段の物理アドレスを割り当てる第1のアドレス変換手段と、前記複数の記憶手段のうちの第2の記憶手段に、前記第1の記憶手段に格納されたロードモジュールのうちの命令コードを複写する複写手段と、前記第2の記憶手段に複写された命令コードの論理アドレスに、前記第2の記憶手段の物理アドレスを割り当てる第2のアドレス変換手段と、を具備することを特徴とするマイクロプロセッサ。
IPC (4件)：
G06F 12/06 522
, G06F 12/06 520
, G06F 12/02 570
, G06F 12/10
G06F 12/06 522 B
, G06F 12/06 520 A
, G06F 12/02 570 A
, G06F 12/10 H
5B005JJ11
, 5B005MM02
, 5B005MM03
, 5B060BA13
, 5B060GA01
