特許
J-GLOBAL ID:200903080273214444
半導体装置の製法
発明者:
,
,
,
,
出願人/特許権者:
代理人 (1件):
松隈 秀盛
公報種別:公開公報
出願番号(国際出願番号):特願平5-293566
公開番号(公開出願番号):特開平7-086160
出願日: 1993年11月24日
公開日(公表日): 1995年03月31日
要約:
【要約】【目的】 基板上に薄膜半導体領域を形成して、各種半導体装置を構成する半導体装置の製法において、所望の導電型、不純物濃度すなわちキャリア濃度の設定を正確に行うことができ、製造工程の簡易化をはかり、さらに高温長時間の熱処理による不純物の不要な拡散を回避することができるようする。【構成】 基板10上に互いに導電型または不純物濃度の少なくともいずれか一方を異にする少なくとも第1および第2の半導体層21および22を積層する工程と、これら半導体層を加熱して所要の導電型、不純物濃度、比抵抗を有する結晶性半導体領域を形成する工程とを採る。
請求項(抜粋):
基板上に互いに導電型または不純物濃度の少なくともいずれか一方を異にする少なくとも第1および第2の半導体層を積層する工程と、上記半導体層を加熱して所要の導電型、不純物濃度、比抵抗を有する結晶性半導体領域を形成する工程を経ることを特徴とする半導体装置の製法。
IPC (4件):
H01L 21/20
, H01L 21/268
, H01L 29/786
, H01L 21/336
引用特許:
審査官引用 (2件)
-
特開平3-035551
-
半導体装置及びその製造方法
公報種別:公開公報
出願番号:特願平4-333236
出願人:セイコーエプソン株式会社
前のページに戻る